執念於「摩爾定律」的台積電，是時候為nm之路打造備胎了

半導體產業集體哀悼摩爾定律失效，堅持死磕會有未來嗎？

台積電還是啟動了2nm工藝的研發，工廠就設在台灣新竹的南方科技園。

從14nm、10nm、7nm、6nm、5nm、3nm再到如今的2nm，作為一個摩爾定律的瘋狂追隨者，台積電在製程工藝上是成功的，至少到目前為止是這樣。

但如果加上半導體集體哀悼摩爾定律失效的大背景，再看台積電接下來每一步有關「nm」的布局，就讓人難免感覺它是「過分執著」了。

從代工而來，製程工藝是技術轉型的開始

台積電的成功，在於它幾乎以一己之力奠定了台灣半導體代工產業的江山。

1985年，辭去德州儀器高管職位的張忠謀，受邀回台出任台灣工業技術研究院院長，次年便「創造性」的提出「台灣半導體產業，應當走代工之路」的思路，創立台積電，以3微米和2.5微米工藝製程切入市場，並幾經波折拿到了英特爾的訂單，一時間風頭無倆。

但同樣出身工研院的聯華電子卻不幹了。

和台積電相比，聯電創立時間更早，曹興誠還一口咬定代工模式是他想出來的，張忠謀只是抄襲者。

隨著台灣半導體產業在全球代工市場地位的提升，訂單紛至沓來，產能滯後問題也逐漸暴露出來。

在與聯電的激烈競爭中，僅單純依靠代工已經不可能再讓台積電繼續獨占鰲頭，只得另找出路，也就是技術轉型。

背水一戰之下，張忠謀斥資50億美元買下了台灣的第三大晶圓代工廠，有著德州儀器眾多技術大牛站台的世大半導體。

基於此，台積電開始脫離「低級代工」模式，並於0.13微米工藝中打敗聯電。

也就是從此時起，台積電開始在製程工藝上一騎絕塵。

有關台積電nm的進階之路

在說台積電在製程工藝上的發展之前，我們先聊聊提升製程工藝的意義和技術難點。

簡單來說，製程工藝越先進，集成電路的精度就越高，在同樣的材料中可以承載的電晶體數量會越多、連接線越細。

反應到晶片，就是性能越高、功耗越小。

也因此對於IC廠商來說，越先進的製程工藝代工能夠為其在日益激烈的競爭中贏得更多市場。

· 摩爾定律的完美執行者

其實在上世紀末，全球半導體產業中能在製程工藝上擁有話語權的只有英特爾，就連台積電當時都是靠著英特爾團隊找出的200多個問題才得以順利組成產線。

但三十年河東三十年河西，可能是在製程工藝上吃到了甜頭，也可能是要將世大半導體的實力完全發揮出來，再加上從2000年前後全球半導體產業進入了飛速發展期，將摩爾定律奉為「神律」台積電從此走上了死磕製程工藝之路：

1999年，領先業界推出可商業量產的0.18微米銅製程工藝；2001年，推出業界第一套參考設計流程，幫助客戶降低0.25微米及0.18微米晶片的設計障礙；2005年，成功試產65nm晶片；2008年，率先批量投產40nm晶片；2009年，28nm工藝試製成功，並於2011年實現量產，這也是台積電有史以來最成功的製程工藝；2013年，20nm工藝實現量產，且拿到了蘋果A8處理器的訂單。

可以看到，隨著技術和經驗的積累越來越多，台積電製程工藝進階的時間也越來越短，幾乎將摩爾定律執行到了極致。

但實際上，彼時的台積電即便進步飛快，在全球高端製程工藝競爭中也沒能躋身第一梯隊，直到16nm的出現。

· 和三星的較量

2015年，台積電宣布實現16nm製程工藝量產。

原本，製程再次精進而廣受行業關注無可厚非，但台積電這次「鬧」的有點大。

因在A8處理器代工上的出色表現，台積電再次和三星一起拿到了A9的訂單。

有趣的是，這一次三星使用的是14nm FinFET工藝，而台積電用的則是16nm FinFET工藝。

按照一般慣例，三星應強於台積電，但事實恰恰相反。

iPhone 6s上市後，大量用戶在通過軟體獲取晶片信息後發現，三星和台積電的代工比例竟然是2：3。

而更令人訝異的是，通過專業測試，搭載台積電代工的A9處理器的iPhone 6s，在功耗、續航等方面都強於三星，其中續航能力更是超出三星30%以上。

一時間輿論譁然，「晶片代工」成為了那段時間的熱議話題。

也就是從這裡開始，台積電得到了蘋果的重點關注，和三星的較量也進入了白熱化階段，最直接的就是它次年獨吞了A10的全部訂單。

而更令三星焦躁的是，台積電的10nm很快就來了。

在移動智能終端快速疊代，性能要求越來越高的情況下，為儘快推出10nm，台積電在2014年啟動了一項「令內部人員害怕」的計劃——夜鷹計劃，即重新編排所有研發人員，實施24小時三班輪值不停休工作模式。

超高強度研發的推進下，2016年台積電宣布10nm開始量產，蘋果的A11 Bionic、華為的麒麟970、聯發科的Helio X3等大訂單紛至沓來，到2017年第四季度，該製程工藝的營收占比已達台積電總營收的25%。

當然三星也沒有示弱，在10nm製程工藝上推出了兩個版本，10nm LPE（Low Power Early）和10nm LPP（Low Power Plus），除了應用在自家的Exynos 9810、Exynos 8895、Exynos 961上外，還拿下了高通驍龍835和845的訂單。

至此，製程工藝競爭來到了個位數階段，其中以當下正在應用的7nm最為激烈。

2017年，台積電率先試產7nm製程工藝，次年宣布實現量產，進度快了三星超一年半時間。

也因為此，A12 Bionic、麒麟980、AMD Zen 2均選擇了台積電，就連高通都將驍龍855代工交給了它。

與此同時，麒麟985/990、蘋果A13等也都被台積電納入囊中，而以華為和蘋果手機當前的市場占有率，台積電接下來的財報必然可觀。

吃了個大虧的三星只能「打快」，趕在去年10月宣布可實現7nm EUV量產。

與此同時，憑藉低價，三星搶下了英偉達下一代GPU大單，產業鏈也有傳聞稱高通已重歸三星，二者將就驍龍865展開合作，預計在今年年底前實現量產。

而就在本月初，三星搶先推出了全球首顆採用7nm EUV工藝製程的Exynos 9825晶片，著實刷了一波存在感。

更值得一提的是，在有關「7nm EUV良品率導致高通晶片全廢」假新聞的回應中，三星表示「今年4月已實現該工藝量產，第四季度將有相關5G產品量產。

」

可以說，在7nm製程工藝代工上，台積電和三星正在「你追我趕」的博弈中，推動著全球半導體產業發展。

但死磕製程工藝，真的是半導體產業一定要走的路嗎？

質疑聲起，台積電已經走入死胡同？

其實，早在製程工藝走到10nm時，有關「半導體工藝已達物理極限」的說法就開始在業內被廣泛提及。

當「撐到」7nm時，這種說法更是甚囂塵上，畢竟就連英特爾都在這上面栽了跟頭，黃仁勛更是公開表示「摩爾定律已失效」。

但顯然台積電並不這麼認為，其全球營銷主管Godfrey Cheng最近就公開表示，「我們能夠在工藝、製程、電晶體等多方面提升晶片性能，以延續摩爾定律。

」

按照公開信息，接下來台積電將於明年試產6nm、用5nm製程工藝量產驍龍875、2021年投產3nm、2024年投產2nm，甚至預計在2050年將電晶體做到0.1nm。

然而，台積電真的能將nm製程撐到底嗎？

其實，如果僅從製程工藝先進性上看，英特爾的10nm是要強於台積電的7nm的，前者電晶體密度達到了100.8MTr/mm2，而後者只有96.5MTr/mm2。

也就是說，英特爾可以在一平方毫米的矽片中裝入超一億個電晶體，簡直細思極恐。

而前文說到半導體工藝其實是存在物理極限，其中僅量子隧穿和寄生電容暴漲問題就極難解決，前者是當電晶體尺寸縮小到原子級別後，電子可能會隨意穿過壁壘導致漏電的問題；後者則是在線路過密過細的情況下，出現非設計電容暴漲問題，導致功耗增加。

或許也正因為此，英特爾一直沒能實現10nm量產。

同樣的問題台積電也需要面對，相較於死守製程工藝，多做兩手準備更為實際，例如在材料、光刻、封裝上下功夫。

材料方面，尋找新材料製作電晶體將是未來降低製程的主要途徑之一。

就當前來看，有關於3nm製程工藝的晶片材料均不是二氧化矽，而是石墨烯等新型複合半導體材料，但僅限於實驗室階段，量產尚需時日，例如美國勞倫斯伯克利國家實驗室成功用納米碳管製成了1nm電晶體。

光刻方面，光刻機決定了製程工藝最小尺寸。

眾所周知，光存在衍射問題，任何一台光刻機所能刻制的最小尺寸，與它所用光源波長成正比，即波長越短，尺寸就越小。

就目前來看，EUV（極紫外）為所有已應用的光刻技術中最為先進的，而關鍵技術則只掌握在荷蘭的ASML公司手中。

也因此，應用更短波長的光源和掌握核心技術也將成為全球半導體產業未來的重要課題。

封裝方面，張忠謀也曾說過，「為延續摩爾定律，先進封裝也是可走的路。

」目前，台積電已經推出CoWoS、bumping、InFO等後端3D封裝產品和前道3D封裝工藝SOIC和全新的多晶圓堆疊等多種封裝方式。

以智慧型手機為例，在電池體積短時間內無法減小、晶片二維空間固定的情況下，適當增加晶片厚度，即「通過多加幾層矽片以增加電晶體數量」不失為辦法之一。

毋庸置疑，提升製程工藝為半導體產業發展提供了極大的助力，但在「物理極限」的挑戰下，固守必定不是長久之計。

作為全球首大晶圓代工廠，台積電在堅持按摩爾定律走下去同時，適當開闢一些「岔路」才能有備無患。

更多優質內容，請持續關注鎂客網~