該為物聯網SoC微縮製程了嗎?
文章推薦指數: 80 %
近幾個月來,一些主要的半導體業者與IC代工廠陸續宣布微縮IC的電晶體尺寸至14奈米(nm),從而為物聯網(IoT)系統單晶片(SoC)降低尺寸與成本的下一步鋪路。
然而,Objective Analysis半導體產業分析師Tom Starnes表示,從發展時程上看來並沒有這麼快。
他指出,「目前所發布的消息大部份都與標準的微處理器架構有關,而與物聯網裝置的要求關係不大。
」
「這些主要都是數位系統,真的要微縮至這麼小的幾何尺寸並不容易,密切掌握基於微控制器的物聯網裝置需求才能輕鬆地實現。
」
基於MCU的SoC不僅僅是數位元件的組合,同時也包括了大量的類比功能、無線RF電路、快閃記憶體與靜態隨機存取記憶體(SRAM)——其中沒有一項能夠像數位電晶體一樣輕鬆地微縮或具有可預測性。
「最終將會針對物聯網出現一個可行的MCU SoC市場,它將能夠利用微縮至14nm~20nm或更小的製程節點,但並不是現在,」Starnes表示。
芯科實驗室(Silicon Labs)全球營運資深副總裁Sandeep Kumar對此表示認同。
他並指出,相對於全數位化的SoC,終端節點的物聯網SoC具有不同的要求與挑戰。
「無線連接性、整合型MPU、低功耗作業、低漏電SRAM與非揮發性記憶器(NVM)智財權(IP),種種因素都使得製程技術選擇更具關鍵。
」Kumar還補充說:「這些物聯網SoC並不會採用與數位SoC普遍使用的相同方式來追逐摩爾定律(Moore’s law)。
」
無線物聯網端點中的MCU SoC結合一系列的功能,包括非揮發性記憶體以及感測器、類比/混合訊號、窄頻寬頻RF等各種電路,以及天線、電池與電源管理等周邊裝置功能
Kumar以Silicon Labs公司的經驗為例表示,該公司的設計瞄準了消費性穿戴式裝置、家庭自動化、智慧電錶、智慧照明、健康與健身、工廠自動化、運輸、物流與農業等市場的低功耗、低資料率無線連接應用。
為了支援這一類的設計,Silicon Labs仍然採用90nm製程製造基於ARM的32位元無線SoC,Kumar表示,該公司並未看到短期內有進一步推動製程節點進展的迫切需要。
「針對無線連接的複雜、高能效射頻(RF)設計,以及用於感測或連接低壓電流感測器的類比功能,都和物聯網SoC的數位性能一樣至關重要。
」Kumar說:「這些SoC並非用於桌上型個人電腦(PC)、行動PC、平板電腦或甚至手機等功耗要求像物聯網終端節點那麼關鍵的應用。
「物聯網 SoC用於經常以鈕扣電池運作5-10年壽命的無線應用。
在這項技術節點中選用的低漏電SRAM與高耐受性NVM IP,使其於設計這些SoC產品時難以遵循追蹤摩爾定律的最小製程。
」
根據Kumar表不,在設計和製造這些SoC時,成本是另一項非常重要的考慮因素。
為物聯網SoC的複雜類比連接功能進行設計時,必須使用NVM與混合訊號RF技術的選項導致了晶片層數增加。
要利用一項更小的製程節點來製造額外增加這麼多層數的SoC,使其成本變得更高昂,在一個以成本/性能最佳平衡作為成功關鍵的設計中,這的確是一項重要的顧慮。
「物聯網市場十分零散且範圍廣泛,」Kumar說。
「其應用範圍從穿戴式裝置、醫療裝置、汽車,一直到工業自動化和農業。
在物聯網中的每個應用領域都有特定的需求,對於一些特殊應用來說,不見得會因為市場量大而降低成本。
」
飛思卡爾半導體(Freescale Semiconductor)面臨著類似的壓力。
雖然該公司仍保有為自家多款成熟產品進行製造的能力,但隨著一些關鍵產品領域的製程微縮至90nm以下,飛思卡爾已經開始與幾家關鍵的晶圓代工廠密切合作了。
隨著半導體製程進展到奈米級,IC製造將會由彼此衝突的兩種需求所帶動:高性能的數位IC,以及針對一系列連網應用的MCU SoC所需的混合訊號需求
(來源:飛思卡爾半導體)
根據飛思卡爾半導體應用處理器業務與先進技術推广部副總裁Ronald Martino表示,該公司仍使用其內部晶圓廠開發基於代工廠基礎製程的自家設計。
一旦擁有所需要的各種功能與功耗組合時,才會將交由代工廠進行最後的生產。
目前該公司正將其物聯網MCU的Kenetis系列轉移至40nm——這是在其28nm全耗盡型絕緣上覆矽(FD-SOI) i.MX媒體處理器以及為其16nm
FinFET實現QorIQ網路處理器的下一代技術。
對於物聯網市場的MCU供應商來說,儘管成本與處理器性能是重要的因素,在這種以電池或環境能量供電的終端節點設計中,更重要的是功率效率。
「雖然表面上看來較小的製程節點會為你帶來低功率作業,但由於各種不同元件的微縮情況不一,使得到達目標之路也十分崎嶇,」IHS Global Inc.嵌入式處理器總分析師Tom Hackenberg說,「然而,其間的差距正迅速縮小中。
五年前像一些類比或RF元件大約比數位元件落後3-4個製程節點。
」
「如今,其間的差距已經縮小到1-2個節點了,我們很快地就會看到採用32位元MCU的物聯網裝置供應商開始轉向28nm~50nm,實際情況依據是否所有的元件(例如類比)適用而定,其中有許多仍取決於其目標市場的利潤空間。
」
事實上,物聯網的贏家並不會是具有最強大最先進位程節點策略的公司,而是那些懂得掌握各種相關技術、應用與市場需求以及擁有專業知識知道因應需求時機導入最合適製程的公司。
編譯:Susan Hong
1
半導體產業眼中的工業4.0
朝向智能工廠轉型的工業4.0及其所需的技術,為半導體製造商以及實現成功提供了龐大的潛力。目前,經常被稱為「工業4.0」(Industry 4.0)或是德國所稱的『Industrie 4.0』典範...
FD-SOI製程決勝點在14nm!
產業資深顧問Handel Jones認為,半導體業者應該儘速轉移14奈米FD-SOI (depleted silicon-on-insulator)製程,利用該技術的眾多優勢…半 導體與電子產業...
Apple將成模擬IC技術重要推手?
外界沒有人知道,究竟蘋果(Apple)要把從Maxim買來的7萬平方英尺類比晶圓廠用來做什麼…而向來擅長讓半導體供應商們為該公司開發新元件──事實上還有能力把那些半導體廠商整個吞下───的蘋果,...
7nm工藝進程之戰:Intel落後三星、台積電
半導體研究機構ICinsights於2017年3月3日公告中指出,2017年有11家半導體廠資本支出預算超過10億美元,占全球半導體產業總合的78%。而2013年,全球僅有8家半導體廠資本支出預...
三星揭露晶圓代工技術藍圖
三星半導體(Samsung Semiconductor Inc. ,SSI)的高層透露了該公司晶圓代工廠技術藍圖細節,包括將擴展其FD-SOI產能,以及提供現有FinFET製程的低成本替代方案。...
從華虹與宏力半導體合併看8寸晶圓廠發展方向
華虹NEC與宏力半導體於2013年合併成為華虹宏力(HH Grace)後,擁有3座8寸晶圓廠,合計月產能達12.4萬片8寸晶圓,成為僅次於中芯國際(SMIC)之後,營收與產能規模皆為大陸第二大晶...
7nm是製程微縮的重要節點,5nm、3nm存在意義不大
從2010年開始,摩爾定律開始逐漸失效,也讓半導體工藝的微縮進程正在變慢,也讓很多人認為摩爾定律很快走到盡頭。不過台積電、三星都宣布在明年正式量產7nm工藝,而半導體巨頭英特爾也準備在年底量產1...