三星準備拋棄ARM，開發RISC-V架構自主CPU內核

版權聲明：本文轉載自威鋒網和technews，如您覺得不合適，請與我們聯繫，謝謝！

今年三星的半導體部門已經開始嘗試一些大的飛躍，其運用於Galaxy S7旗艦的Exynos 8890處理器，首次採用了自主定製的CPU內核M1。

現在來看，三星正計劃擴大晶片定製開發的實力，因為日前根據業內人士透露的消息了解，三星設備解決方案（Device Solution）事業部正在為研發32位的MCU微控制器定製一種CPU內核，並且似乎是以可穿戴設備或物聯網市場為目標。

據稱，三星研發中的這個CPU內核基於開源的RISC-V指令集架構，而不是我們常見的ARM架構（例如三星旗艦機長期所用的ARMv6-M最新的ARMv8-M架構）。

這就意味著，三星不必支付ARM授權許可費。

更進一步來說，三星的CPU戰略目標正在發生轉變，從之前獲取ARM Cortex CPU核心授權定製轉變為完全自主設計。

流言還表示，三星自主 MCU研發目前僅限於一定範圍電晶體數量，大概是10000到20000這個區域。

正常來說，只要小於20000的電晶體數量，就能夠使MCU核心保持與ARM Cortex-M0相近的功耗了。

ARM的M0和M0+定位超低功耗核心，提供一定的32位性能，但足夠用於打造最低成本的8位AVR組件。

這就表明，雖然2013年三星將其8位微控制器業務出售給了IXYS，但仍可能再次啟動，做好進軍低功耗物聯網領域的準備。

匿名人士表示，「雖然我們不清楚三星的RISC V核心與ARM相比是否具有競爭優勢，但是我們對三星的舉動十分感興趣，因為三星有自行定製CPU核心的能力以及實際運用到移動AP處理器的經驗。

」

RISC-V處理器架構由加州大學伯克利分校開發，提供免費BSD許可，重點是已收到了一批重大科技公司的支持，其RISC V基金會正是由包括谷歌、高通、IBM和NVIDIA在內的大企業支持，並提供免費的編譯器和開放的ISA開發環境。

事實上，NVIDIA和高通已經在使用RISC-V架構開發自己的物聯網處理器和GPU內存控制器。

儘管RISC-V架構可能無法提供與同類架構相同的性能速度，或者與ISA總線成熟的兼容性，但是無需授權使用費以及費用超低這些特點，導致其依然是微處理器開發中相當有吸引力的選擇之一。

此前三星曾表示，2016年上半年已經開始研發微控制器，因此第一枚商業化的晶片有可能在明年某個時候亮相。

開源的處理器架構RISC-V

IoT（Internet of things，物聯網）做為下世代的產業應用，欲借著在現有的設備中加入微型電腦，將所有東西連上網路來創造新的應用。

然而，現行的微型電腦價格依然過高，拖慢IoT 的發展。

其中，在整個微型電腦架構中，最貴的非CPU 莫屬了。

現在的IoT 市場，大多考慮採用ARM 架構的CPU。

雖然相較於其他的處理器平台，ARM 的授權相對靈活，但對IoT 廠商來說價格仍偏高，使得行動CPU 的成本價格遲遲降不下來。

因此，現行市場急需低成本且穩定的新架構。

於是，RISC-V，做為開源的新架構， 躍上舞台。

在CPU 中，指令集架構（Instruction Set Architecture，ISA），扮演著重要的角色，ISA 是電腦的基礎，整個系統皆順其而生。

此外，ISA 會影響作業系統的種類以及軟體的支援程度，因此，每個ISA 皆有各自的生態。

那麼市場上常見的ISA 有哪些呢？

現行市場主流的指令集架構，能見度最高的就屬X86 和ARM，X86 由Intel 主導，也是目前個人電腦的主流，ARM 則是採用授權的方式釋出，在行動裝置崛起後，在手機、平板等各式嵌入式系統中廣為使用。

其他ISA 在這種狀況下可說是愈來愈少見了。

然而，X86 和ARM 的專利被少數幾家把持住，廠商需要付出高額的授權費才能使用ARM，X86 甚至不授權給予其他廠商使用。

在物聯網裝置都需要內建微型電腦來運作下，為ISA 授權金墊高的成本就造成了另一種阻礙。

避免授權金突圍，RISC-V 登場

做為開源的ISA，RISC-V 是由UC Berkeley 所發展的，RISC-V 正試著挑戰現行主流的指令集架構。

藉由RISC-V，UC Berkeley 正試著從頭打造一個全新的生態系，並將其開放，讓所有人都可以使用。

但是，為何要重新建造一個全新的指令集架構？

以開源的角度來說，軟體的生態系比晶片的生態系完善。

在軟體世界中，任何一套商業軟體大多有和其功能類似的開源版本，且功能不遜於商業版本。

但是，至今卻沒有高能見度的開源ISA 在市場中出現，如果有一套穩定且好用的開源ISA 出現，或將打破現行被壟斷的情形，避免授權所帶來的開發成本，也可能改善現在持有ISA 專利的廠商對授權的態度。

簡單易上手開發的優勢

除了授權的問題外，X86 和ARM 的手冊皆有上千多頁，對工程師而言是相當大的負擔，因為要設計一顆CPU，工程師就要熟悉ISA 中的所有規定，越熟悉才能設計出越好的CPU。

至於RISC-V 則只需要約100 頁左右，大幅縮小工程師的負擔。

從官網上的文件可以知道，RISC-V只有大約100個Instructions，且不會再增加。

如此便不需為了新增指令而增加新的電路，增加晶片的面積。

此外，RISC-V提供16、32、64bits等多種存儲定址方式，讓廠商有更多的選擇。

在軟體支援方面，因為RISC-V 是全新的指令集架構，因此現行的軟體都要做修整方能配合使用。

為了做後續的發展，他們已經為RISC-V 開發出GCC / glibc / GDB、LLVM / Clang、Linux、Yocto、Verification Suite 等軟體。

在硬體開發工具部分，他們設計出全新的硬體描述語言Chisel，以Scala 為語言核心，輔以硬體開發工具，可以將Scala 所開發出的電路輕易地轉換成C++ 的電路模擬，或者FPGA 、ASIC 用的Verilog Code，並進行合成和繞線，提升硬體設計的效率。

實做產品足以挑戰 ARM

為了證明RISC-V 的實際效能，UC Berkeley 甚至實際設計出一顆晶片，並將其製作出來。

為了確保公平性，還特別選用和ARM Cortex-A5 相同的台積電製程。

從下圖可以得知，採用RISC-V 的CPU 不但面積比較小，運算速度較快，而且還耗較少的電。

足以證明RISC-V 做為新進者，已經具有挑戰ARM 的潛力。

（Source：RISC-V官網）

至此，可以了解RISC-V 的基本生態圈已經建立起來。

但是，距離正式商業性產品的發表還需要一段時間，將來會如何發展尚未明了。

不過，從RISC-V Rocket 的效能來看，要進入IoT 的市場是相當容易的。

此外，他們已經將設計且驗證完的CPU 程式碼變成open source，在官網中便可找到。

【關於轉載】：轉載僅限全文轉載並完整保留文章標題及內容，不得刪改、添加內容繞開原創保護，且文章開頭必須註明：轉自「半導體行業觀察icbank」微信公眾號。

謝謝合作！

【關於投稿】：歡迎半導體精英投稿，一經錄用將署名刊登，紅包重謝！來稿郵件請在標題標明「投稿」，並在稿件中註明姓名、電話、單位和職務。

歡迎添加我的個人微信號MooreRen001或發郵件到 [email protected]

點擊閱讀原文加入摩爾精英