百度人工智慧加速單元XPU，獲得國際頂級會議認可

2020-10-10

文章推薦指數： 80 %

投票人數：10人

在之前的一篇推文XPU：百度的AI雲計算加速晶片中，我們介紹了百度在今年的Hot Chips峰會上面推出的人工智慧雲計算加速晶片XPU，從人工智慧應用核心算法的提煉，到晶片架構的設計，再到最後的FPGA實現，一整條設計鏈路，或許會讓很多AI從業人員摸不著頭腦。

今天這篇推文就用一張圖，介紹一下晶片設計的整體流程。

用一張圖來看懂晶片設計整體流程，本身就是一個偽命題，特別是這個「懂」字。

那麼，這篇推文，就為想進入晶片設計領域的人一個整體印象，知道晶片設計的前端和後端是什麼，以及流片之前都有哪些工作；儘管並不是每個公司或者研究機構都有能力進行流片（TSMC 7nm工藝單次流片費$10M+）。

就像前面說的，從大的方面來說，晶片設計包括前端（Front-end）、後端（Back-end）以及製造（Fabrication）等三大方面，但其實每個方面又可以分為不同的階段，需要用到不同的設計能力和相應的EDA工具。

就目前來說，Synopsys和Cadence幾乎占據了絕大部分的EDA工具市場，每家的產品也都橫跨前後端。

（晶片設計三步走）

晶片設計前端（Front-End Design）

前端工程師也就是從這裡得來的。

這個階段就是將一個想法通過硬體描述語言RTL來實現。

設計者不僅需要進行微體系結構設計，當涉及到處理器實現的時候還需要進行指令集架構的創新和增強。

另外，設計者還可以藉助於IP廠商提供的成熟IP，比如PCIe、MAC、DDR、Bluetooth、Codec等，進行模塊化設計。

當Coding的工作完成以後，得到的RTL代碼，還需要進行大量的仿真驗證，保證RTL代碼的功能與設計方案完全一致。

據統計，驗證所花費的時間和精力，應該占據前端設計的70%以上。

晶片設計後端（Back-End Design）

前端設計階段，只是通過硬體描述語言RTL將一個想法進行了高層次實現，如果類比於軟體工程的術語，可以用「C語言」來解釋。

熟悉C語言編程的技術人員應該知曉，接下來需要進行原始碼的編譯工作，也就是解釋成更貼近於硬體的目標代碼。

那麼晶片後端的工作其實也類似，只不過這裡需要通過綜合（Synthesis）工具將RTL描述的硬體邏輯，映射成反相器、與門、或門、異或門等標準器件庫單元，之後再通過連結將邏輯描述與實際的庫單元進行綁定，即網表Netlist。

而這只是後端設計工作的第一步。

生成的網表，不僅需要滿足時序約束（工作頻率），也是需要進行驗證和測試的（只不過這裡驗證工程師所面對的則是二進位的與或非邏輯電路），同時還需要將RTL和Netlist進行一致化分析。

其實，越來越多的晶片公司和EDA廠商，選擇將這一步歸類為前端設計師的工作，希望可以提高晶片設計的QoS，降低晶片設計的疊代次數。

後端設計的第二步，就是通常所說的布局布線，也就是Place & Route。

在滿足信號完整性和可製造性的條件下，對IP、MEM、引腳等進行合理布局，進一步優化晶片設計指標。

布局布線結束以後，也需要進行嚴格的測試驗證，包括時序、功耗、EM/IR、ESD、DRC等。

製造（Fabrication）

晶片設計的最後一步就是製造，也就是通常所說的流片。

流片一次，是Tape-out的直譯，是集成電路（IC)行業的一個專業名詞，指提交最終GDSII文件給Foundry工廠做加工。

目前最先進的代工廠就是TSMC，台積電，台灣積體電路製造股份有限公司。

在交於代工廠之前，還有很多事情需要考慮，比如晶片的封裝，是塑封還是陶封，既涉及性能，又關乎資金。

當然，晶片從代工廠回來之後，還需要進行測試和驗證，保證晶片能夠滿足設計指標，這裡也有個良品率的問題。

晶片設計的三大階段，除了最後一個製造階段，需要特殊的專家和設備，只能交由代工廠；其他兩個階段，都是由設計工程師在EDA工具的協助之下完成的。

（中國科學院EDA中心Synopsys軟體平台）

儘管百度AI運計算加速晶片是FPGA實現，但其仍需要進經過上面所述的三個階段，只不過這裡的製造，變成了在FPGA，而不需要交付給代工廠。

歡迎討論交流