智能社會的「建築師」：集成電路光刻技術

當前，我國集成電路研發和製造能力正處於一個快速發展的歷史性關鍵時期。

光刻技術作為晶片製造的核心技術，其良好的性能是集成電路研發和製造能力快速前進的重要保障。

光刻作為一門多學科交叉的高端技術，融合了光學、化學、微電子學、電路設計、精密儀器等學科知識，對從業者的知識背景有著非常高的要求。

目前，國內在先進光刻領域的著作比較少，尤其是融合主流光刻工藝和計算光刻等內容的科學專著鮮有問世。

另一方面，當前我國集成電路技術處於重要的戰略機遇期，集成電路研發和製造的蓬勃發展需要越來越多的集成電路研發和製造方面的專門人才。

在此重要戰略時期，科學出版社出版了中文專著《超大規模集成電路先進光刻理論與應用》。

本書側重於32nm及以下節點的先進光刻技術，內容直接取材於國際先進集成電路研發和製造的成功案例以及作者在先進光刻研發過程中長期積累的實際經驗，從理論與實驗的角度分析光刻各要素之間的關係，並通過大量經過生產實際驗證的真實工藝實例，給實際光刻工藝提供有價值的指導。

本書的出版希望能普及和提高國內集成電路從業人員對光刻技術的認知，從方法論角度全局性地把握光刻技術的研發和製造流程，為我國集成電路行業的高速發展添磚加瓦。

本書覆蓋先進光刻技術的各個核心要素，大體上分為四類：設備、材料、仿真（計算光刻）和工藝。

設備部分將在第2章和第3章加以介紹，材料部分參見第4章和第5章，計算光刻的定義和重要性將在第7章進行分析。

光刻工藝控制是整個先進光刻研發和製造中良率控制的關鍵因素之一，因此本書其餘章節均圍繞光刻工藝及良率控制進行有針對性的分析。

以下是本書各章節的主要內容：

第1章對先進光刻技術涉及的各個方面進行了簡要介紹，特別是根據作者多年的光刻研發經驗，首次系統總結了先進光刻工藝研發的方法論，即：計算光刻已成為先進光刻技術研發的核心；計算光刻和光學鄰近效應修正（OPC）的學習循環引導和驅動著先進光刻技術研發的進程（如圖1所示）。

圖1 (書中圖1.19) 先進光刻工藝研發的計算光刻學習循環

第2~3章介紹設備部分，包括勻膠顯影機和光刻機。

勻膠顯影機和光刻機是現代光刻的核心設備，它們協同合作完成晶圓的塗膠、曝光、烘烤和顯影等工藝。

這兩章首先介紹了設備的內部結構、功能單元、工作原理和使用方法，然後按照業界通行規範，介紹了設備驗收和監控的技術指標及方法。

這兩章內容對於指導國內勻膠顯影機、國產光刻機的研發和製造具有非常重要的借鑑意義和參考價值。

第4~5章介紹材料部分，包括光刻工藝中使用的材料與掩模版。

第4章詳細介紹了現代集成電路光刻中365nm、248nm、193nm、193nm浸沒式工藝等所用的光刻膠，以及評價光刻膠性能的重要參數、參數影響機制及相關理論；並且介紹了抗反射塗層、抗水塗層、顯影液等分子結構、使用方法、功能及其性能指標。

第5章詳細介紹了掩模版及其管理，包括各種類型的掩模結構和工作原理、掩模對成像質量影響的光學理論、掩模發展技術路線圖、用於套刻對準的掩模標識種類及擺放規則、掩模質量控制、掩模缺陷種類檢測和修補方法、晶圓廠對掩模管理等。

第6章詳細介紹現代光刻的對準和套刻控制，包括光刻機對準系統、套刻誤差測量系統、模型計算和修正反饋系統等，並對可能的誤差來源進行逐一討論，系統性提出解決方案。

先進光刻對套刻誤差的要求已經在納米量級，而控制套刻誤差已經成為32nm及以下，特別是多重光刻、極紫外光刻所面臨的最核心的困難和挑戰之一。

圖2是用來做套刻誤差測量的標識；圖3是修正數據的反饋流程。

圖2 （書中圖6.15）用來做套刻誤差測量的各種標識

圖3（書中圖6.32）修正數據的反饋流程

第7章討論和講解了計算光刻。

光刻仿真（計算光刻）是現代光刻工藝的核心，其有效縮短了光刻研發周期、提高了光刻成像質量和光刻製造良率。

計算光刻包括光源-掩模協同優化技術（SMO）、光學鄰近效應修正技術（OPC）、亞解析度輔助圖形技術（SRAF）、反演光刻技術（ILT）、設計與工藝協同優化技術（DTCO）等。

本章在介紹每一個具體技術時，會儘量指出該技術的演化發展歷史、適用範圍、工作流程及具體理論基礎，並使用實例進行分析。

圖4是光源-掩模協同優化（SMO）的流程，圖5是SMO計算得到的光源強度分布。

本章還討論了掩模三維效應、光刻膠三維效應以及刻蝕效應的修正方法等。

圖4（書中圖7.13） 光源-掩模協同優化（SMO）的流程

圖5（書中圖3.26）SMO計算得到的光源強度分布

第8章是光刻工藝設定與檢測的高度凝練章節，介紹如何對一個特定光刻層做工藝參數設置與優化，對工藝穩定性進行日常監測的方法，以及出現問題的技術解決方案等。

本章還詳細介紹了如何從實驗中獲取最佳光刻工藝窗口，以及光刻聚焦值、曝光能量與線條寬度的關係，掩模誤差增強因子及其對成像的影響以及改進措施等。

對於光刻工藝不符合要求的晶圓，可以進行返工操作，這也正是光刻工藝區別於其他工藝的優勢所在，第9章專門討論了晶圓返工與光刻材料清洗工藝，包括返工方法、返工對晶圓襯底的不良影響、如何通過分析返工率發現光刻工藝問題等。

當集成電路技術節點在22nm到7nm範圍時，193nm浸沒式光刻機已經很難對關鍵圖層通過單次光刻形成目標圖形。

此時，雙重光刻和多重光刻技術成為業界首選方案。

第10章對此進行了專門闡述和討論。

雙重曝光或多重曝光技術是把原來一層光刻的圖形經過拆分之後放到兩個或多個掩模上，採用多次光刻共同形成一層關鍵圖層的工藝解決方案。

本章對多次光刻-刻蝕方案、多重圖形成像技術進行了詳細分析，包括工藝流程、材料、應用實例、優缺點等。

當集成電路技術節點進入7nm和5nm技術節點時，某些關鍵圖層將可能使用極紫外光刻（EUV）技術，本書在第11章對EUV技術進行了概述，包括極紫外光刻機構造、技術路線及技術挑戰，極紫外光源及產能、掩模與光刻膠研發現狀和面臨的挑戰，以及與之相適應的計算光刻技術發展等。

為了便於讀者深入理解光刻技術，全書共收錄了近600幅圖，70多個表格，其中包括作者從業多年的光刻研發經驗的高度概括和凝練總結，這些圖表的使用能夠有效幫助集成電路從業人員對先進光刻技術有更清晰的把握和更深入的理解，對制定相關工藝製程、工藝方案具有極大的參考價值。

本文摘編自韋亞一著《超大規模集成電路先進光刻理論與應用》一書。

作者簡介

韋亞一博士是中國科學院微電子研究所研究員，博士生導師，國家「千人計劃」入選者。

1992年畢業於中國科學院電子學研究所，獲碩士學位；1998年畢業於德國Stuttgart大學/馬普固體研究所，獲博士學位，師從諾貝爾物理獎獲得者Klaus von Klitzing。

先後在美國能源部橡樹嶺國家實驗室、美國英飛凌和安智公司紐約研發中心、美國格羅方德公司紐約研發中心（任職光刻部門經理）等工作。

長期從事半導體光刻領域設備、材料和製程研發，先後主持和參與了從180nm到10nm節點的技術研發，特別是主持研發28nm、22nm、20nm和14nm先進光刻工藝和計算光刻研發，取得了多項核心技術和豐碩成果，具有豐富的技術和管理經驗。

對半導體和納米微製作、先進光刻、薄膜沉積、微測量理論和實踐等有較深入的研究，有超過60篇的專業文獻和多項美國專利。

由於在193nm浸沒式光刻技術上的開創性貢獻，於2009年受SPIE邀請出版專著Advanced processes for193nm immersion lithography，該書已被美國多所高校和研究機構作為研究生的教材和主要參考書。

2013年7月回國工作後，韋亞一博士在中科院微電子所建立了計算光刻課題組，並作為項目首席科學家主持國家「02專項」「300mm晶圓勻膠顯影設備和光刻工藝研發」（瀋陽芯源微電子設備有限公司）。

目前承擔多項「02專項」課題，正指導國內晶片製造企業從事3D NAND 和14nm FinFET光刻工藝研發。

ISBN 978-7-03-048268-6

光刻技術是所有微納器件製造的核心技術。

特別是在集成電路製造中，正是由於光刻技術的不斷提高才使得摩爾定律（器件集成度每兩年左右翻一番）得以繼續。

本書覆蓋現代光刻技術的主要方面，包括設備、材料、仿真（計算光刻）和工藝，內容直接取材於國際先進集成電路製造技術，為了保證先進性，特別側重於32nm 節點以下的技術。

書中引用了很多工藝實例，這些實例都是經過生產實際驗證的，希望能對讀者有所啟發。

本書可供高等院校的高年級本科生和研究生、集成電路設計和製造人員、微納器件研發和製造工程師參考。

一起閱讀科學!

科學出版社│微信ID：sciencepress-cspm

專業品質 學術價值

原創好讀 科學品味

點擊「閱讀原文」可購買本書