EDA究竟難在哪裡？

來源：內容來自「芯思想」，作者：邸志雄，謝謝。

✎ 編 者 按

因為美國對華為禁運，國內掀起了一股集成電路產業科普。

很多之前甚至連聽都沒聽過集成電路這個詞的群眾開始對這個本來相對低調的行業產生了巨大興趣，EDA就是當中重要的一環。

為了讓大家對全球EDA和本土EDA產業有深入的了解，我們轉載了「芯思想」公眾號署名為「邱志雄」的文章，讓大家對這個行業有更深入的了解。

以下為文章正文：

三大EDA公司主要有哪些軟體產品？為什麼晶片設計行業無法脫離EDA工具？

不知道是否還有人記得這張照片，2017年3月3日，在小米5C手機和小米自主SoC晶片澎湃S1的發布會結束時，雷軍公布了這張致謝圖。

圖中紅色框的即是EDA領域的三大巨頭：Synopsys、Cadence、Mentor，綠色框是我們國產EDA公司華大九天。

印象中，這是EDA公司第一次出現在消費類電子產品的發布現場。

三巨頭幾乎都可以提供晶片設計全流程工具，但是Synopsys的優勢在於數字晶片和FPAG邏輯綜合相關工具，其邏輯綜合工具DesignCompiler、靜態時序分析工具PrimeTime、調試工具Verdi在業界具有近乎壟斷性的地位，2019年6月Synopsys在SNUG2019也推出了更為先進的工具；Cadence在模擬IC全流程工具方面具有絕對優勢，而且近幾年旗下的數字布局布線工具Innovus攻城略地，獲得了非常好的市場份額；Mentor目前已經被德國西門子收購，雖然在全流程方面相對較弱，但是Calibre signoff和DFT方面一騎絕塵。

晶片設計是一個準入門檻極高的領域，對產品可靠性和歷史口碑要求到極其苛刻，在虛擬仿真階段任何微小錯誤都有可能造成晶片流片失敗，流片失敗則意味著數年的工作毀於一旦，公司面臨市場失守的悲慘境地。

因此，在晶片設計領域，全球幾乎沒有任何一家EDA公司有和三大巨頭掰手腕的實力。

在EDA領域，創業最成功的結局就是被上述三大巨頭收購。

因此，三大巨頭的EDA工具幾乎是Fabless公司的唯一選擇。

EDA工具的研究難在哪裡？

如前所述，晶片設計環節繁多、精細且複雜，EDA工具在其中承載了極為重要作用：①將複雜物理問題用數學模型高度精確化表述，在虛擬軟體中重現晶片製造過程中的各種物理效應和問題；②在確保邏輯功能正確的前提下，利用數學工具解決多目標多約束的最優化問題，求得特定半導體工藝條件下，性能、功耗、面積、電氣特性、成本等的最優解；③驗證模型一致性問題，確保晶片在多個設計環節的疊代中邏輯功能一致。

（1）先進工藝節點：「晶圓廠+Fabless+EDA」協同推進的成果

首先，SOI、FinFET等新器件結構的發明將帶來電晶體電學和物理特性的變革；其次，在半導體工藝製造方面，摩爾定律的演進伴隨著眾多不可預知的物理問題逐漸浮現。

處於摩爾定律推進一線的晶圓廠從材料、化學、工藝過程控制等各種製造細節來創新、調試和求證。

而EDA公司藉助晶圓廠積累的大量測試數據探索物理效應和工藝實施細節的準確和高精度模型化。

然而，這並不意味著新工藝節點研發的終點，頂尖Fabless公司將基於此模型和工具進行晶片設計與試產，並且依託強大和豐富的晶片設計不斷發現和排除新工藝節點在模型和製造中的各種量產問題。

在此期間，晶片設計工程師、EDA公司的AE、晶圓廠工程師等等往往長年累月在一起辦公，集中攻破新問題，修復新bug。

晶圓廠、Fabless、EDA三者通力合作，反覆疊代，如此才能最終將達到商用和量產要求的工藝節點推向市場。

一旦有一個環節出題，前功盡棄。

因此，摩爾定律任何一代最先進工藝節點，無一不是由擁有最先進工藝製造條件的晶圓廠、頂尖EDA團隊和設計經驗豐富的Fabless公司三者協力共同推進的成果。

這也是為什麼台積電最先進位程的第一批產品總是由蘋果、高通、華為來發布，只有頂尖的Fabless公司才具備參與調試最先進工藝節點的能力。

這也是為什麼三大EDA巨頭始終把控細分市場的一個重要的原因。

（2）數學問題

以一個鋁互連時代工藝過程中經典的互連線偏差問題為例，在形成鋁互連線時二氧化矽層夾在互連圖形的金屬層之間，氧化物澱積在已經成形的金屬層上，一般都會留下一些台階高度或者表面形貌，在理想情況下，採用CMP方法對層間電介質進行厚度剖平後如圖a所示。

但實際的情況是，雖然在特定範圍內能夠達到很高的平整度，但從整個晶片範圍上來講平整度就很有限，如圖所示，不同的厚度又對電介質的電容等電特性產生不同的影響。

EDA工具要做的事就是儘可能高精度地在虛擬的軟體世界中重新和擬合類似上述現實中的物理和工藝問題，以期望在晶片設計階段將其納入考慮範圍之內，以系統性的方法和預測性的裕量來應對和糾正，最終保證晶片設計仿真結果同流片結果一致。

同時，EDA工具需要對數千種情境進行快速設計探索，以求得性能、功耗、面積、成本等晶片物理指標和經濟指標的平衡。

隨著集成電路製造工藝進入7nm以下，數字晶片中標準單元數量已經達到億數量級，EDA算法已經成為典型的數據密集型計算的典型代表。

且現有布局布線方法大都採用組合優化算法，可接受的計算時間內，不一定能得到局部最優解，甚至有可能得到一個劣解，算法複雜度較高。

以上兩點導致EDA算法的計算時間非常冗長，以小時計。

以一個簡單的布線算法示意圖為例，以下動圖為EDA工具在尋求源點和終點之間的金屬走線方案。

試想一下，晶片內部單元以億級數量計，內部布線金屬層多達數層，如何從一個點在只能走直線和90度拐彎的限定下，經過各種不可布線的障礙並不斷做出前行的抉擇，穿過層層金屬，最終準備到達晶片中的另一個點，期間探索方案的計算空間需求巨大，且整體還要滿足時序和總線長最小的目標，並必須考慮上文所述的工藝偏差。

（3）半導體、數學、晶片設計三者交叉學科人才培養問題。

EDA算法問題起點和終點是半導體工藝等物理問題，解決工具是數學問題，應用對象是晶片設計實現具體問題。

一般來說本科生很難如此既寬泛又具體的知識儲備和體系，因此，三大EDA巨頭公司研發工程師的平均學歷都很高。

同時，在碩士和博士階段，單獨從事數學、晶片設計、半導體器件和工藝的人較多，但是三者兼具的人又非常少。

我國當前僅有清華大學、復旦大學、浙江大學、北京航空航天大學、電子科技大學、西安電子科技大學、福州大學等少數學校從事EDA方向的研究和人才培養。

尤其是清華大學計算機系在1970年代就開始相關研究，為我國國產熊貓EDA工具（華大前身）、華大九天EDA工具的研發做出了很大的貢獻，而且培養了大量的EDA算法人才。

值得欣喜的是，國內EDA的研發力量近幾年也有長足的進步。

2017年6月在集成電路計算機輔助設計領域的旗艦會議--第54屆設計自動會議（ACM/IEEE Design Automation Conference 2017）上，福州大學陳建利老師的論文Toward Optimal Legalization for Mixed-Cell-Height Circuit Designs獲得最佳論文獎（作者：Jianli Chen, Ziran Zhu, Wenxing Zhu, Yao-wen Chang）。

這是54年來中國大陸作者第一次以第一單位/第一作者獲得該會議最佳論文獎。

國產EDA公司的機遇

如本文在第一節所述，國產EDA工具目前還主要以點工具為主，只有華大九天有模擬IC設計的全流程工具。

但是，也不乏亮點。

在過去的幾年，華大九天的Xtime物理設計時序優化與Sign-off工具和解決方案，得到了業界一線工程師的一致好評，已經成功打入全球一流晶片設計公司中，成為數字全流程中的重要一環。

而且，華大九天是全球是全球唯一可提供液晶平板顯示全流程EDA設計解決方案的提供商，國內市場占有率超過90%。

此困境之下，國產EDA工具將進入國內Fabless的視野，取得擴大市場份額的契機，進而獲得與擁有先進位程的晶圓廠合作機會，國產EDA元年或將就此開啟。

作者簡介：

邸志雄，博士，碩士研究生導師，西南交通大學信息學院電子工程系副系主任。

CCF會員、中國圖象圖形學學會軍民融合專委會成員、新工科聯盟「可定製計算」專委會成員。

研究方向為高性能圖像編解碼晶片技術研究、AI布局布線算法研究。

近年來主持國家自然科學基金青年項目、四川省科技廳項高新重點項目等項目，參與完成了我國自主研製的首顆宇航級高速圖像壓縮晶片「雅芯-天圖」。

指導碩士生和本科生多次獲得全國研電賽集成電路專項賽、全國大學生集成電路創新創業大賽國家級獎項。

*免責聲明：本文由作者原創。

文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點讚同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。

今天是《半導體行業觀察》為您分享的第2000期內容，歡迎關注。

2018半導體行業資料合集 長期有效！

半導體行業觀察

『半導體第一垂直媒體』

實時 專業 原創 深度

華為｜晶圓｜台積電｜國外半導體｜IC｜AI｜紫光｜FPGA

回復 投稿，看《如何成為「半導體行業觀察」的一員 》

回復 搜索，還能輕鬆找到其他你感興趣的文章！