Atrenta和TSMC宣布推出新一代IP Kit

加州聖何塞--(美國商業資訊)--面向半導體和消費電子行業的領先SoC實現解決方案提供商Atrenta Inc.今日宣布推出 Kit 3.0。

該IP Kit基於SpyGlass^®RTL平台，一直是TSMC9000軟IP質量評估(QA)項目（有助於確保最高質量的軟IP模塊）的基本要素。

TSMC的軟IP QA項目是TSMC和Atrenta的一項聯合項目，旨在部署一系列SpyGlass檢查，從而得出有關跨設計驗證多個關鍵領域的軟IP質量和性能的詳細報告。

新的IP Kit基於SpyGlass 5.4.1版本，提高了可用性，具備對交互式使用模型的本地Tcl支持，並且符合GuideWare 3.0——一系列成熟的IP設計檢查和最佳實踐。

目前，已經有超過24家IP公司通過TSMC的QA項目具備了SpyGlass Clean資格。

TSMC設計基礎架構營銷部高級總監Suk Lee表示：「在過去四年里，軟IP QA項目一直向TSMC客戶交付高質量IP。

新功能將為公司客戶一直期望的質量和性能指標提供更高的可信度和可見性。

」

自2015年5月22日起即可從TSMC處在線下載IP Kit 3.0。

全新的IP Kit帶來一系列新功能，包括：

1) 時序約束(SDC)的生成和管理

2) 功率特性分析和高級功率優化

3) CDC路徑故障分析

4) Power Intent (UPF)完整性檢查

5) 物理Lint分析

6) 多個IP配置分析

7) 自動生成SpyGlass抽象模型（Lint、CDC、DFT、Constraints），支持在晶片級進行層次分析

Atrenta公司營銷副總裁Piyush Sancheti表示：「Atrenta非常高興繼續與TSMC合作發展壯大軟IP生態系統。

現在，晶片設計商比以往任何時候都更加依賴於第三方IP。

憑藉兩家公司的精誠合作，我們將為越來越多的IP供應商提供一條顯著提高用戶對其軟IP質量的信任的途徑。

」

關於Atrenta Inc.

Atrenta的SpyGlass Predictive Analyzer^®（預測分析軟體平台）能大幅提升世界領先半導體和消費電子公司的設計效率。

複雜的片上系統(SoC)是推動當今消費電子革命的一大動力，該公司的專利解決方案能為複雜SoC嚴格的性能、能耗和面積要求提供早期的深入設計見解。

全球有逾280家公司和數千名設計工程師依賴SpyGlass幫助在部署傳統的EDA工具前降低風險和成本。

通過增加GenSys^®和BugScope^®，RTL修改和驗證效率也得到提高，能幫助工程師和管理者找到最快、成本最低的複雜SoC實施途徑。

SpyGlass源自Atrenta：見解、效率、信心。

www.atrenta.com

© 2015年Atrenta Inc.。

保留所有權利。

Atrenta、Atrenta標識、SpyGlass、SpyGlass Predictive Analyzer、GenSys和BugScope均為Atrenta Inc.的註冊商標。

所有其他標識和名稱為各自所有者的財產。

本新聞稿包含前瞻性陳述。

Atrenta不承擔任何更新或修改本新聞稿中前瞻性陳述的責任，也不會更新或修改本新聞稿中的前瞻性陳述。

免責聲明：本公告之原文版本乃官方授權版本。

譯文僅供方便了解之用，煩請參照原文，原文版本乃唯一具法律效力之版本。

聯繫方式：

Atrenta:

Danielle Arnold, 408-453-3333