為什麼晶片很難研發?

文章推薦指數: 80 %
投票人數:10人

晶片的應用十分廣泛,電腦,現在你日日夜夜不離手的手機,人工智慧AI,一塊十分微小的晶片幾乎決定了一個國家的工業水平,而咱們的這些技術還是要依賴外國進口才能得以實現很多日常需要的工作,如華為被列入實體名單之後,等於是扼制了發展的路口,同時也陷入了一個瓶頸期。

而晶片技術國外可是十分領先的,為什麼晶片製造這麼難?

晶片最難的地方在於它對精度的要求,在之前,由於國外的技術封鎖,世界上最先進的光刻機公司ASML公司生產的光刻機是禁止運到咱們國家的,沒有了先進的設備,也就沒辦法製作先進的晶片,所謂研發只是一口空談,這些年半導體工藝上不去就完全是因為沒有先進的光刻機造成的,拿著不那麼先進的機器做出來的晶片再好也是有一個上限的。

素材來自網絡

就像以前設計程式要一行一行打字, 後來有程式產生器, 設計畫面他就能產生程式與資料庫, 早在20年前就有IC自動設計程式, 然而, 以CPU而言, 下一代要更快更強,四核變八核 ,那簡單, 八個CPU並在一起, 整合規劃一下就出來了, 但是, 因為主機板還有很多其他東西, 實體CPU還是一樣大, 於是8倍線路塞進去的結果就是線路變細, 這就是晶圓奈米製程要越來越細的原因, 同時還發展多層線路與正反面線路。

另一個例子就是DDR RAM現在到DDR4, 整體規格大小一直沒變, 加的是容量與速度, 變成晶片上的電路線越來越細, 製程造會比設計容易?

素材來自網絡

IC 技術關鍵在製造廠上,而不是在設計公司上,設計有很多東西,例如像 ARM CPU,並不難做(對我的團隊來說),難的是如何讓別人願意用你 CPU 來做產品,但是 IC 廠就不一樣了,像 TSMC,不要說製程的先進啦,光他的良率就是好到你不敢找別家來做。

補充一點,例如,像現在 IC 速度越來越快,主要原因,是因為製程進步的關係,和設計關聯並不大,基本上,設計包括設計 Tools是跟著製程走。

素材來自網絡

最上游的IC design house的產品工程師,到晶圓代工foundry廠和晶圓封裝的製程工程師,

我們的晶片主要問題應該在於製作精密工藝,其中最難點在於光刻。

一位技術員在全球第二大代工場global foundries,一家僅次於台積電的美國公司,其實沒有說哪個國家能獨立完成這個工藝,荷蘭的光刻機,日德的精工儀器和自動化技術等等。

現在最高工藝是14nm,下一代是7nm 基本是極限了,不知那些說10nm和12nm是真是假。

但在製作技術上應該還差3,4代。

如果說將來量子晶片真能取締幾乎到達極限的二進位算法矽晶晶片,那就說不定真的能彎道超車,不過最多只是少量出品,真正運用生產方面工藝還是任重而道遠。


如龍芯處理器(中國設計,製造和封裝沒確認,可能還是國外)。

但客觀的來看可能還任重道遠,相比如intel arm apple這些。

可觀看待事實。

咱們可能在目前還無法設計大規模高頻率高性能的數字邏輯,而現代處理器的規模都是上億的邏輯門了。

數字晶片的原理似乎很簡單,但是難就難在如何把數億的門組織成可以高效完成任務的數字邏輯,並且主要功能不能有一個bug,否則輕則幾千萬流片資金打水漂,重則在客戶使用中出問題,損失無法估計,這就是現代數字晶片設計的難點。

製造不是很熟悉,簡單說就是要在指甲蓋大小的矽片上製作上億個邏輯門,還要用幾億根銅線把他們連起來,器件密度之大使得銅線和門都只有幾十個原子的寬度,還要求造出來不能有瑕疵。

光刻機(圖片來自網絡)

一位花了20年玩過約30種cpu和mcu的資深技術員如是說:在塗光刻膠之前, 需要長一層氧化層(二氧化矽)。

也就是說,塗光刻膠是塗在 二氧化矽的薄膜上的, 而不是直接塗到矽片上的。

光刻之後, 腐蝕掉的是二氧化矽, 而不是矽片本身。

矽片是相當難腐蝕的, 而二氧化矽確實容易得多。

架構設計不難,我舉個例子,6年前我花了3個月就設計了3顆32bits的cpu包含pipeline;dual core;boot from i2c or nand flash or 4bits spi interface,去年底我又設計了1顆16bits的花了1個月,再來花了2星期設計了一顆單核1個clock可處理2~4個指令的cpu,接著又是1個星期設計了1個8bits的cpu,全都是在FPGA內跑 有指令快取和資料快取,給我1個月64bits的也沒問題.這些架構全都與市面現存的架構不一樣.我為何這麼肯定。

而設計處理器只要能寫寫VHDL and C and Assemble 這3種語言就ok了.


簡單製作流程:準備矽片

1.約2550°F(1400°C),以去除矽中的任何雜質。

2.用切片機切割晶圓。

3.用一層二氧化矽塗覆晶片以形成絕緣基底並防止矽的任何氧化,這將導致雜質。

4.電路和元件的複雜和互連設計是在類似於製造印刷電路板的過程中製備的。

然而,對於IC來說,尺寸要小得多,並且有許多層疊加在彼此之上。

在計算機輔助繪圖機上製備每層的設計,並將圖像製成掩模,該掩模將被光學還原並轉移到晶片表面。

面罩在某些區域是不透明的,在其他區域是透明的。

它具有在晶片上形成的所有數百個集成電路的圖像。

接下來的就不說了,總之還是很有挑戰性的項目。

但還是衷心希望能有跨越性的時代出現,歸結各方面原因,還是那句話,任重道遠,加油


請為這篇文章評分?


相關文章 

Intel宣布10nm進展:真拼了

三星宣布7LPP工藝進入量產,並表示基於EUV光刻技術的7LPP工藝對比現有的10nm FinFET工藝,可以提高20%性能、降低50%功耗、提升40%面積能效。三星電子的代工銷售和營銷團隊執行...

晶片國產化的產業鏈機會

一、關於代工對於集成電路,大家都會講摩爾定律,而摩爾定律其實是一個商業定律,它有它的價值在,對於我們的指導意義在於當工藝還沒有到達物理極限時,大家都按照這個規律往下做,在設計時具有一定的參考意義...

這才是半導體行業的印鈔機

1965年,戈登·摩爾提出摩爾定律。當價格不變時,集成電路上可容納的元器件的數目,約每隔18-24個月便會增加一倍,性能也將提升一倍。這個不斷觸碰半導體工藝極限的定律,也經常伴隨著「死亡」和「新...

美國將電晶體製程縮減到1nm 中國還能趕上嗎

近年來,晶片製造工藝的進步速度逐漸放緩,適用了20餘年的摩爾定律在新時代下也有逐漸失靈的跡象,從晶片的製造來看,7nm就是矽材料晶片的物理極限。不過據外媒報導,美國勞倫斯伯克利國家實驗室的一個團...

一文看懂光刻機

來源:內容來自「華創證券」,謝謝。半導體晶片生產主要分為 IC 設計、 IC 製造、 IC 封測三大環節。 IC 設計主要根據晶片的設計目的進行邏輯設計和規則制定,並根據設計圖製作掩模以供後續光...