CPU、GPU及工藝三重升級，Kaveri APU詳解

雖然要到年底才能發布，但是Kaveri APU身上有很多第一：第一個支持HSA異構運算的APU、第一個真正使用GCN架構GPU核心的APU、第一個使用Steamroller架構CPU核心的APU，再而且Kaveri APU也會升級28nm工藝，值得人們期待。

雖然AMD每年都在升級CPU或者APU產品，但是不論是Richland APU還是Vishera FX處理器都是架構優化，製程工藝也沒有升級。

即便是Jaguar架構的Kabini、Temash APU也只是工藝升級，架構升級只是從K10精簡變成了推土機精簡而已，AMD要想給大家新的希望，就必須拿出更有分量的產品。

這個產品就是Kaveri APU，它身上有很多第一：第一個支持HSA異構運算的APU、第一個真正使用GCN架構GPU核心的APU、第一個使用Steamroller架構CPU核心的APU，再而且Kaveri APU也會升級28nm工藝。

至少在這些表面的光環加持下，Kaveri APU要比AMD其他產品更值得期待。

之前我們已經有過太多的Kaveri APU爆料了，從架構、工藝升級再到FM2+插槽、A88X晶片組等皆有涉及。

日本PCWatch專欄作者後藤弘茂日前又對Kaveri APU的架構做了深入分析，其中也談到了Steamroller架構以及與Intel處理器的一些對比，來看一下。

Kaveri APU工藝進化：32nm SOI到28nm Bulk

介紹架構之前，首先來看Kaveri APU的工藝變化，大家知道的是Kaveri會從AMD萬年不變的32nm升級到28nm，但是準確來說這是從32nm SOI工藝到28nm Bulk工藝的變化，不僅僅是製程變化。

從SOI轉向Bulk工藝是AMD早前就已經定下的，去年的WSA晶圓供貨會議上AMD就有此表態。

他們從130nm節點就開始跟IBM聯合開發SOI（絕緣體上矽）技術，不過在32nm SOI階段，從AMD分離出去的Globalfounderies遇到了困難，第一代Llano APU就遇到了大坑，或許這也是AMD放棄SOI轉向更普遍的Bulk工藝的原因之一。

後藤弘茂稱轉向28nm bulk工藝之後，電晶體的性能沒有什麼損失，製程從32nm升級到28nm之後還可以提升電晶體密度，相比前幾代APU，這一次製程工藝升級這對APU來說也是一個跳躍。

隨電晶體增長而變化的GPU規模

製程工藝升級之後電晶體密度更大，Kaveri APU上可以容納的電路單元更多，所以其電路規模也顯著擴張。

Trinity/Richland APU使用的Piledriver打樁機核心只是推土機架構的小改款，而Steamroller壓路機則是推土機的大改。

Kaveri中的GPU核心也是如此，從之前的VLIW 5/4體系提升到更高效的GCN架構，流處理器單元更多，緩存更大。

舉例來說，之前的APU中流處理器單元最多384個，而Kaveri APU的流處理器單元是512個（從之前的Berlin APU推測而來），提升了33%。

Steamroller架構改進：改進雙路並行解碼單元

Kaveri APU使用的CPU核心是Steamroller，這是繼推土機Bulldozer、打樁機Piledriver之後的第三代模塊化架構，之前我們已經有文章詳細介紹過了Steamroller架構的改進，詳情可以參考：推土機三世能否翻身，Steamroller聚焦性能提升。

後藤弘茂原文也提到了一些Steamroller架構的改進，簡單來說下。

之前的Bulldozer推土機架構使用的模塊化設計，每個模塊內由2個整數單元和1個彈性浮點單元組成，不過這兩個整數單元使用的一個解碼器，雖然降低了設計難度，但是這種前端設計在應付兩個線程時是有問題的。

Steamroller的改變就是設計了兩個並行的解碼器，每個整數單元都有自己的解碼單元，這樣一來每周期內每個線程可執行的整數指令提升了25%，此外Steamroller架構的存儲系統也做了增強，提升了IPC（每周期指令）性能。

前端設計改進

單核執行單元性能提升

Steamroller架構要點：提升每瓦性能比

推土機架構與Steamroller架構對比（點擊放大）

GPU架構改進：512個GCN流處理器單元

再來看Kaveri AP中的GPU核心的變化。

雖然之前AMD已經在Richland APU中把整合的集顯升級到了HD 8000系列，但他們說起來都是VLIW 5/4架構的馬甲，Kaveri APU中的GPU才是真正的GCN架構。

Kaveri APU中的MAD（乘積加）單元是512個，因為GCN架構中64個MAD單元為一組CU計算單元，所以Kaveri APU使用的是8組CU單元，512個流處理器單元。

此前Lllano APU中有320個流處理器單元，Trnity/Richland最多384個，不過他們都是VLIW體系的，Llano的320個流處理器單元只相當於80個1D單元，與Kaveri APU的512個不可同日而語。

512個GCN流處理器元的Kaveri APU理論上大約能帶來1TFLOPS的性能。

此外，Kavri APU的GPU不僅僅是33%的數量增長，與VLIW體系相比，GCN架構的性能也會更強。

這張表格是AMD 40nm和28nm工藝下的不同GPU核心的規模，可以對比下Kaveri APU所出的位置。

另外，Kaveri APU有512個流處理器單元，這個數量大約是PS4所用的、1152個流處理器單元的APU的一半，PS4的浮點性能為1.8TFLOPS，不過Kaveri還在使用DDR3內存，受帶寬所限，所以其性能是達不到PS4一半的水平的。

Kaveri的內部總線變化

目前的Trinity APU的內部總線系統

Kaveri APU之前的APU都有兩條內部總線，一條是Radeon Memory Bus（代號Garlic大蒜），它主要用於獨顯與集顯GPU連接。

另外一條總線是Fusion Compute Link（代號Onion洋蔥），它主要用於集顯與CPU連接，在PS4上使用的總線系統也是這兩條總線的擴展版。

在Kaveri APU上這一切都改變了，因為Kaveri支持AMD的hHMA異構統一尋址技術，CPU和GPU可以通過虛擬的統一尋址空間共享數據，因此Garlic和Onion總線都被淘汰了。

AMD CTO以及高級GPU架構師也對這種高度集成的總線表示了讚賞，認為這樣的設計要比之前的雙總線設計更高效，數據共享更容易，編程開發更簡單。

與IVB、Haswell的比較

Kaveri雖然升級到了28nm工藝，但是與Intel的22nm 3D電晶體工藝相比依然處於弱勢，這裡就對比了三代APU以及Intel最近三代CPU的工藝及核心面積情況。

在32nm節點，Intel SNB架構的4核+GT2處理器核心面積在216mm2，AMD的Llano 4核大約是228mm2，雙方相差不大。

到了22nm 3D電晶體時代，Intel的IVB 4核+GT2處理器的核心面積降低到了160mm2，而且GPU性能幾乎翻倍，而Hasewll時代4核+GT2核顯的面積約為177mm2，而且GPU性能更強，相比32nm時代其核心面積只有原來的74-82%。

Kaveri APU的核心面積沒有官方數據，不過根據下圖的Kaveri APU實物測量，核心面積大約在240mm2以內，與32nm工藝的Llano/Trinity持平，這是AMD不占優勢的地方，不過與Intel性能最好的4核Haswell+GT3e處理器的260mm2相比還算可以了。

拆開外殼之後測量的Kaveri APU核心面積

預測的AMD未來CPU核心面積（點擊放大）

編者註：對Kaveri APU來說，這應該是AMD近年來首次同時升級架構及工藝，在Haswell特別是在GPU性能上快速逼近的情況下，Kaveri將擔當起AMD未來一兩年阻擊Intel的關鍵重任，反正AMD對高端FX處理器也是意興闌珊了，Steamroller架構都沒有首先應用在FX處理器上。

Kaveri APU會集成512個GCN架構的流處理器單元，規模相當於HD 7750了，當然最終的性能受限於DDR3的帶寬，肯定不能跟HD 7750相比，但是這樣大的提升也是值得期待的，入門級獨顯市場越來越危險啊。

原文談的都是一些架構上的改進，對於Kaveri APU我們現在還沒見到實物，發布上市還得等到年底，所以其意義如何還得看實際表現，現在還無法作出評價。