SoC/SiP/3D IC各具優勢TSV左右晶片演化成敗 - 新通訊
文章推薦指數: 80 %
圖1中比較了三種方法之間的差異所在,在SoC中,多顆晶片的功能都以矽製程整合在單一晶片中。
SoC能提供極佳的效能及功耗表現,但開發成本相當地高。
由於 ...
>專題典藏
SoC/SiP/3DIC各具優勢 TSV左右晶片演化成敗
2010-03-18
JimWalker/DeanFreeman/MarkStromberg
對半導體相關業者來說,各式先進製程之演進一向是左右技術與市場發展的關鍵。
不過,隨著製程一路向前,也有迥然不同的作法可望問世,進而帶來通盤改變。
而3DIC便是其中之一。
對半導體業者而言,只要能兼顧高效能、低成本與小尺寸的特性,通常便能在此領域攻城掠地、站穩腳步。
而在過去的作法中,則多以製程演進為最大關鍵,隨著製程持續演進,便能提供更具效能、更便宜與更快問世的產品。
而在消費性電子(CE)產品持續被期待能提供更多樣功能的同時,也被要求能做得更小、更輕和更便宜。
因此,半導體產業的重大挑戰之一,即是如何找出整合設計的最佳解決方案,同時能滿足現有或未來各種應用所需。
正因為電子產品已從單一應用功能發展為多樣化的應用功能,為了在有限的尺寸中裝入更多的功能,整合性的系統單晶片(SystemonChip,SoC)就成了過去幾年中致力發展的解決方案。
技術持續演進 晶片整合方式紛陳
然而,目前SoC的發展也遇到了瓶頸,例如類比與數位等不同生產技術的功能,不易透過SoC製程整合在一起;又或若要將這些功能勉強整合在一起來生產SoC,將會產生成本太高的問題。
另外,SoC的問世時間,也同樣是一大挑戰。
尤其該種技術先天上適合量大且生命週期長之應用,因此問世時間一向較長,也成設計快速汰換產品之致命傷。
因此,為了解決上述的兩難問題,業界進而催生了稱為系統級封裝(SysteminPackage,SiP)的解決方案。
SiP能將不同的元件透過封裝技術整合在一起,為最終產品提供小而多樣功能的解決方案。
但不幸的是,當封裝需求變得更複雜時,現有的SiP技術也遭遇到運作速度、功耗和尺寸等設計上的瓶頸。
為了讓微型化的路能繼續走下去,今日的封裝技術已走向三維的設計方式。
此三維的設計技術雖有助於提升如快閃記憶體(FlashMemory)的應用效率,但其周邊互連介面能力的好壞卻又會是另一個限制因素,同時其成本也相當高。
此外,採用三維封裝雖能將各種晶片整合在一起,但因晶片與晶片之間的連結線路過長,進而會產生運算速度慢、高熱和時序一致性等議題。
TSV問世 立體封裝技術旋風再起
值得慶幸的是,矽穿孔(ThroughSiliconVia,TSV)技術在近期逐步成熟。
TSV是一種能讓三維封裝遵循摩爾定律(Moore'sLaw)演進的互連技術。
它的設計概念其實是來自於印刷電路板(PCB)多層化的設計策略。
過去透過邊緣走線的方式來連結晶片或封裝元件,讓訊號的傳遞須要經過很長的距離;相較之下,TSV透過將兩、三層的晶圓堆疊在一起,並透過金屬性孔洞的通道來進行垂直性的接線互連,能夠將邏輯、記憶體和類比等元件非常緊密地連結在一起,運作起來就像是SoC,但又能克服SoC所面對的瓶頸。
圖1中比較了三種方法之間的差異所在,在SoC中,多顆晶片的功能都以矽製程整合在單一晶片中。
SoC能提供極佳的效能及功耗表現,但開發成本相當地高。
由於消費性市場對整合功能的要求愈來愈複雜,SoC的開發時程也愈來愈長,如動輒12~18個月,但產品生命週期卻很短(可能只有半年)。
資料來源:SematechandGartner(04/2009)圖1 3D製造解決方案比較
在SiP領域中,多顆晶片被包在單一封裝當中,並透過基板的打線來連結。
SiP讓產品能以更低成本、更快速度問世,因為每次開發時不須等待不同矽功能的設計,製造商只須選用現有的晶片即可。
不過,採用SiP的開發策略,製造商不得不犧牲效能及功率上的表現,因為元件互連的線徑較長,反應速度也會變慢。
而3DTSV則因個別晶片或晶圓被垂直地堆疊,並以垂直的矽穿孔通道來互連。
在圖1的比較中,可以看出TSV的價值定位。
使用TSV的3D互連方法,同時兼具了SoC在效能和功率上的優勢,以及SiP在成本和快速上市的好處。
3DTSV能支援異質的晶圓技術,而且不須增加太多的製程步驟就能夠達成。
TSV雖具優勢 挑戰亦存在
相較於其他半導體生產製程技術,TSV技術能提供許多勝出的優勢,舉例來說,它能提高效能表現,為垂直互連提供更短的訊號路徑,也能增加互連頻寬,以更短的訊號路徑改善訊號效率。
至於縮短走線延遲的優勢,則可克服過去水平、平面式互連造成的電阻及電容延遲議題,並由改採垂直互連獲得改善。
提高封裝密度部分,則透過穿孔通道互連的薄型晶片堆疊,能夠更有效利用空間。
TSV的另一項優勢是可以縮小尺寸,採用區域陣列式垂直互連的作法,比起打線接合或導線架封裝都來得更省空間。
當然,它也能比SoC更快上市。
利用已有的晶片或晶圓來進行堆疊,TSV可以將開發時程有效縮短。
TSV獨具的彈性晶圓製程,也讓採用不同生產技術的晶圓(如記憶體和邏輯元件)能夠進行互連。
不過,在TSV能成為市場主流前,仍得克服不少的挑戰。
從目前市場上仍未出現最佳的TSV解決方案,便可看出此技術尚未全面成熟。
由於先進的產品要求TSV的孔洞通道尺寸要做到更小,業界仍在尋找最適合的作法。
有兩個主要的製程技術在競爭主流的地位,一是前穿孔(ViaFirst)製程,一是後穿孔(ViaLast)製程。
ViaFirst/ViaLast各擁一片天
所謂ViaFirst製程是在晶圓製造步驟之前完成矽穿孔,而ViaLast製程則是在封裝生產階段以雷射鑽孔方式進行矽穿孔步驟。
ViaLast製程的優點是可以不改變現有積體電路的流程和設計,不過,相較於採用蝕刻技術的ViaFirst製程,其孔徑規格會比較大,造成晶片所能容納的腳數有限,故較適合低腳數的應用產品如Flash或影像感測器,至於小孔徑的ViaFirst製程則適合高性能的微處理器。
設計/測試逐日演進
除了選擇適合的製造方法,另一個挑戰是關於TSV的設計與測試。
由於有很多不同的設備製造商,TSV的設計需要一套共通標準規範,讓最終產品的開發者在設備的選擇上能不受限於特定廠商。
此外,測試方法如內建自我測試(Built-inSelf-test)和設備需要更廣泛地被使用,以因應愈來愈複雜的設計挑戰。
對於自動化工具(EDA)公司來說則是很好的機會,他們的開發工具將有助於讓類比、邏輯和記憶體等不同元件緊密地整合在一起。
除此之外,為了降低市場上的開發成本與加速TSV的建置速度,半導體產業已組成TSV協會-EMC3D,此協會已致力於發展TSV的產業生態體系,以因應目前TSV建置成本仍過高及先進製程的發展議題。
TSV應用漸拓展 終端普及勢在必行
從表1可以看出,TSV的應用領域涵蓋各個面向,而影像感測器和微機電系統(MEMS)等應用已率先導入TSV製程技術,例如東芝(Toshiba)的TSV相機模組已用在諾基亞(Nokia)的一些最新款手機當中。
但是否採用TSV,最終還是要看建置成本和應用市場的接受度。
Gartner預估在2010年中可以看到影像感測器與數位訊號處理器(DSP)堆疊的應用,以及記憶體、通訊晶片、繪圖晶片的應用。
2011年則可望看到多核心晶片、功率元件和放大器,以及現場可編程閘陣列(FPGA)的應用。
太陽能電池也是未來的重要應用領域。
隨著應用的普及,TSV將為生產設備、材料、服務及設計供應商提供可觀的商機。
到了2013年時,Gartner預估與TSV相關的製程設備市場將達到近10億美元,同時材料市場也將拓展到約5億美元;隨著TSV的應用愈來愈普及,晶圓廠、半導體組裝和測試服務市場的營收屆時也將可望達到20~30億美元。
1970年代,多層式電路板技術讓VCR、卡帶播放器和個人電腦能夠成為主流的電子產品。
到了1990年代,3D半導體封裝技術也讓手機、MP3播放器、筆電能實現其可攜性和輕薄設計。
至於今日TSV矽製程技術的導入,也將再度引發產業的變革,讓一些研究中的新創技術,如醫學上的人工視網膜、能源應用上的智慧塵(SmartDust)感測器等,能夠最終成為人們生活中經常被使用的產品。
TSV或許不是所有產品在功能整合上的首選技術,但它確實將為半導體製造業者帶來極具說服力的優勢。
半導體產業將因TSV技術而發生變革,它讓元件整合的方式進入到利用穿孔通道的區域陣列式互連(Area-array-likeInterconnects)的新階段,讓不同的晶片或晶圓能夠堆疊在一起,並實現更快的速度、更少的雜訊,以及更強的功能。
這將促使電子產品能實現創新性的應用。
為了得到最佳化的產品設計成果,三維生產製程已是必須考慮的解決方案。
在此趨勢下,Gartner建議半導體業者及早成立研發團隊,開始建置3DTSV製程技術,並運用TSV、晶圓級製程及多晶片封裝/SiP互連技術來實現特定應用的三維製程,並滿足在上市時間、產品生命週期、整合度和成本上的需求。
而為了達到上述目的,晶片設計業者將須要與封裝及晶圓廠建立更密切的合作關係,以成功利用TSV技術來得到進一步的整合成果。
3DTSV製程能為晶圓製程、封裝和系統組裝生產製程帶來整合優勢,因此如何善加利用,也將是一大關鍵。
(本文作者JimWalker、DeanFreeman為Gartner研究副總裁、MarkStromberg為Gartner首席分析師)
分享
您可能感興趣的文章
推薦文章
FeaturedVideos
精選影音
More→
Bluetoothforhighprecisionindoorpositioning
5G工業物聯網部署實戰線上講堂-信果科技
Bluetoothforhighprecisionindoorpositioning
5G工業物聯網部署實戰線上講堂-信果科技
UpcomingEvents
熱門活動
More→
Jun
23
【線上活動】低軌道衛星通訊技術趨勢與開發攻略
新增至行事曆
Google
Yahoo
Apple
Outlook
Jun
16
【實體活動】新一代汽車雷達技術開發與應用研討會
新增至行事曆
Google
Yahoo
Apple
Outlook
HotKeywords
熱門關鍵字
More→
5G
智慧城市
MCU
LoRa
V2X
AND
GNSS
智慧手機
智慧穿戴
NB-IoT
意法
智慧家庭
光通訊
傳輸介面
Sigfox
感測器
Ethernet
電源管理
請輸入您的E-mail
分享
...
確定
×
欲了解最新資訊馬上訂閱電子報
...
本站使用cookie及相關技術分析來改善使用者體驗。
瞭解更多
我知道了!
延伸文章資訊
- 1系統級封裝- 華泰電子股份有限公司
低成本: 若只考量封裝成本,SoC的成本低於SiP。 但如以整個產品最後的單位成本來比較,會以SiP的成本較低。 因SoC可能結合邏輯及記憶元件於同一顆晶片,所以在晶圓製造 ...
- 2從SoC 到SiP 看半導體封裝 - 台股產業研究室
SoC (系統單晶片) 集成度更高, 功耗更低, 性能更好; 而 SiP 的靈活性更高, 更廣泛的兼容性, 成本更低, 生產周期更短. 生命周期相對較長的產品適用SoC, ...
- 3一文看懂SiP封裝技術,入門小白也能看得懂的講解! - 人人焦點
More Moore VS More than Moore——SoC與SiP之比較. SiP是超越摩爾定律下 ... SIP 封裝製程按照晶片與基板的連接方式可分爲引線鍵合封裝和倒裝焊兩種。
- 4VR設備關鍵在SiP,為何不是SoC?一文看懂兩者差異 - Yahoo
SiP、SoC比較表圖/記者整理. 不過在做法上,為什麼VR是採用SiP,而非手機所追求的SoC設計呢? 謝忠利分析,SoC的設計模式能實現高整合度,讓手機達到 ...
- 5超越摩爾,一文看懂SiP封裝技術 - sa123
不同的是系統級封裝是採用不同晶片進行並排或疊加的封裝方式,而SOC則是高度整合的晶片產品。 1.1. More Moore VS More than Moore——SoC與SiP之比較.