獨家 | FD-SOI技術到底是否可行?格羅方德CTO說在22納米後還有戲

雖然曾在激烈競爭中於關鍵性技術節點28nm和14nm落後於人，但作為目前全球第二大半導體代工廠，Globalfoundries(格羅方德)毫無疑問在技術方面仍有其獨到之處。

隨著摩爾定律的放緩，業界越來越多的探討著未來半導體的技術走向。

摩爾定律是否還能繼續?FinFET技術能夠走多遠?FD-SOI技術到底是否可行?EUV何時才能突破進入實際使用?近日，《中國電子報》記者在比利時布魯塞爾專訪了格羅方德首席技術官Gary Patton。

《中國電子報》記者與格羅方德首席技術官Gary Patton

下一個製程節點重點看向7納米

Gary Patton告訴《中國電子報》記者，在先進位程方面，不像過去14納米技術是從三星授權而來，7納米技術將由格羅方德自己研發。

目前還沒有確定到達7納米的具體日期，但7納米計劃絕對非常有競爭力。

格羅方德在與IBM的協議中獲得了幾百名關鍵技術人才，他們一直都在從事最先進半導體技術的研發。

這些曾經在14納米、32納米和45納米節點上與英特爾競爭的技術人員，目前正在格羅方德Melta(馬爾他)工廠專攻7納米技術。

FinFET技術方面，格羅方德的14納米正在生產中，其技術水準比其他一些代工廠的14納米和16納米更好，非常有競爭力。

目前，很多產品已經在工廠流片，產能爬坡沒有任何問題，這些產品覆蓋的市場範圍很廣泛。

未來，格羅方德將會把大部分生產力用於7納米上。

這是由於大部分客戶都將專注於7納米。

他們認為，與設計投入相比較，10納米節點沒有足夠的價值優勢，他們將可能用10納米技術做一小部分產品後轉換到7納米技術，或者直接跳過10納米來用7納米技術。

從scaling的角度來說，10納米只能算半個節點。

因為除了尺寸有所縮小，10納米在性能提升上並沒有完全遵循摩爾定律，一些擁有10納米技術的代工廠並沒有獲得如摩爾定律所言的足夠的性能提升，甚至有時候還會損失之前的技術節點能提供的性能表現。

如果10納米節點如果能有更多時間，也許可以加入額外的元素提升更多性能。

但是由於要滿足手機性能提升的計劃，必須在特定日期之前就準備好相關技術，所以一些有10納米技術節點的代工廠無法實現足夠的性能提升。

在5納米節點的技術選擇上還有待討論。

格羅方德正在做一些路徑探索的工作，例如探索FinFET技術是否可以走到5納米節點、探索納米層片堆棧、嘗試垂直電晶體。

格羅方德和IBM有一個10年的協議，包括2部分。

一是供應鏈協議，將會給他們供應14納米、7納米等節點技術。

IBM是格羅方德22納米技術的客戶，目前已經進入14納米的驗證環節。

二是研發合作協議。

格羅方德正在和IBM一起在Albany納米技術中心共同研發7納米技術，以及尋找5納米和5納米以下節點的路徑。

雖然最先進的製程技術很重要，但是老的製程技術仍然占據很大的市場份額。

例如射頻信號，IBM曾經是射頻代工的領導者，這部分業務也隨著IBM半導體部門轉移到了格羅方德。

格羅方德在這個領域投入了很多資金，以幫助在新加坡和Dresden(德國德勒斯登)的晶圓廠中的射頻業務。

22納米FD-SOI技術也將有部分射頻的生產。

FD-SOI技術已經可以走入下一個節點

據Gary Patton透露，格羅方德的Dresden工廠已經開始了22納米產能爬坡。

去年7月，格羅方德剛宣布22納米FD-SOI的項目，現在還處於早期技術開發階段。

今年年底，格羅方德將進入最後試產階段的風險生產。

這意味著目前已經有客戶在用該平台設計晶片了。

毫無疑問的是，FD-SOI技術在22納米後可以走到下一個節點。

Melta工廠在下一個節點的FD-SOI技術上也取得了發展。

不過格羅方德還沒有為該節點命名，沒有確定具體數字。

目前，為節點命名變得越來越難，因為節點名稱不再與任何物理物質存在緊密聯繫。

所以只能通過scaling(尺寸縮小)來判斷到底屬於哪個區域。

IBM曾經在SOI方面有著豐富經驗，過去長期研究PD(厚膜部分耗盡)-SOI技術。

在這個領域，IBM已經走過很多代技術，直到5~6年前，開始探索FD(薄膜全耗盡)-SOI技術。

由於這是一個對成本非常敏感的市場，格羅方德希望可以改變基本規則，真正找到那個最佳平衡點。

22納米就是一個最佳平衡點，因為可以在不用做太多雙重曝光的情況下，獲得較大的尺寸縮小。

隨著尺寸進一步縮小，雙重曝光是不可避免的，格羅方德希望的是最大化的避免做過多的雙重曝光甚至三重曝光，找到可能的最佳成本點，綜合平衡好成本、性能和功率三者之間的關係。

的確，FD-SOI技術在基片上的成本有所增加，但由於內置絕緣節省了很多掩膜步驟，所以其實FD-SOI技術是在成本方面有競爭力。

另外，格羅方德28納米技術生產的大部分工具都已成功運用於22納米技術生產，所以除了一些非常特殊的工具外，格羅方德在工具上只投入了很少的資本，這也幫助降低了成本。

同時提供FD-SOI技術和FinFET技術

Gary Patton指出，格羅方德同時提供FD-SOI技術和FinFET技術。

FinFET技術提供給那些希望做更大、更高性能晶片的公司;FD-SOI技術提供給那些更關注功率和成本平衡的公司。

由於IBM的需求，FD-SOI技術和FinFET技術研發在同時推進。

因為IBM的重點需求是具備極高性能的大晶片。

在這部分市場中，FinFET技術是明顯的贏家。

因為FinFET技術能夠提供更大的電流。

很大的晶片中需要驅動很長的信號線路，這要有很大的布線電容，需要更大的電流。

但對於小晶片來說，比如物聯網晶片，布線電容不需要那麼大，器件電容更重要。

那麼FD-SOI技術在這種應用場景下就更合適，因為FD-SOI有更少的器件電容。

格羅方德在這裡引入了一個小轉折，即體偏壓技術(body-bias)。

這是FD-SOI技術所獨有的特點，也是讓該技術最受關注的特點。

通過把矽做得極薄，讓它可以全部耗盡，所以不會再漏電流。

如果再將氧化矽層做的非常薄，同時放入偏置裝置(bias)，就可以調節控制這個電晶體。

如果放入的是正偏壓，可以實現性能快速增強;如果放入的是負偏壓，我們實際上可以關掉該裝置。

讓它實現很低的漏電流，大概是1pA/micron的水平。

它可以用於非常典型的物聯網應用，Gary Patton稱之為「watchdog processor」(看門狗處理器)。

這個處理器永遠處於工作狀態。

這個處理器不需要高性能，因為它只用於監控，等探測到活動時，自動打開圖像處理、無線通信等功能。

等所有事情完成，它再用偏壓關閉這些部分。

所以，當反向偏壓的時候，漏電流極低;只有短時間需要用到高性能的時候，再轉換到正向偏壓。

所以也可以實現極低的功耗。

未來技術節點的盡頭不可預測

Gary Patton指出，對於未來的技術節點每個人都有自己的猜測。

要注意的是，這些節點名稱已經成為一種市場策略。

「我們是不是能做1納米技術?當然可以，但這個技術節點是什麼?誰來決定這個技術節點是叫1納米?」Gary Patton強調。

一些代工廠雖然提供16納米、14納米技術，但實際上從基本規則上來說，它是20納米技術節點。

在很多年前，對於節點的定義還有一個物理尺寸可以測量出來，但是現在已經不再有這樣的物理尺寸。

現在的節點是對尺寸縮小情況的一種描述，但並不是準確的。

例如台積電，他們的10納米相對於他們的16納米來說，確實縮小了，但這並不是一整個節點的縮小，而是半個節點的縮小。

但可以確認的是，scaling(尺寸縮小)可以持續下去，例如用電晶體堆棧、借鑑存儲3Dnand的結構，他們就是在不斷地向上堆疊。

EUV將於2020年前用於7納米節點

Gary Patton認為，EUV將會於2020年之前用於7納米節點。

他表示，7納米將是一個長期生存的製程技術，他很期待在某個時期EUV可以投入使用，實現生產周期、缺陷密度等方面的提升。

從產業界來看，EUV在過去一年中取得了很大的進展。

過去，EUV工具的實現一直遇到各種難關。

這是因為13.5納米波長的光源非常難製造出來，也很難將光通向晶圓片。

13.5納米波長的光很容易被其他東西吸收，但實際上它必須要經過多次反射到達晶圓片。

但在EUV工具中，在多次反射的過程中很容易丟失能量。

但目前，一些EUV工具的可靠性問題已經有所解決，在功率方面也有穩定的技術進展。

實際上，在格羅方德Albany工廠中的設備已經關閉，以進行功率升級。

格羅方德希望升級到200瓦特以上，從而滿足大批量生產的需求。

ASML已經宣布其200瓦特功率的工具在開發階段。

當然，還有一些別的元素。

在抗蝕顯影、無缺陷掩膜板基材等方面，目前也取得了穩定進展。

「所以看起來，EUV已經在路上了，我們對於未來使用該工具非常有信心，也為此做好了準備。

」Gary Patton說。

格羅方德在Albany工廠已經有一台EUV工具，今年稍晚一些的時候，還會引進第二台。

當這個工具準備好的時候，格羅方德就可以將7納米技術移植過來，用EUV工具代替一些更複雜的步驟，比如三重曝光、多重掩膜等。

由於減少了大量的製程步驟，這將有效降低生產周期，同時減少缺陷密度。

More than Moore將發揮作用

「隨著技術的發展，產業界會繼續scale(尺寸縮小)，但是節奏會放緩。

目前，這個節奏已經放緩了。

」Gary Patton告訴《中國電子報》記者。

英特爾已經將節奏從2年為延長至3年。

這足以說明技術挑戰性，隨著生產越來越複雜，從科技中獲得足夠的性能提升變得越來越難，需要更多的時間。

Gary Patton不認為問題是技術方面的，他認為現在有很多好想法，比如垂直電晶體、納米層片、自旋電子等。

限制將是經濟方面的，一個更小的晶片可以實現更高的性能，但對多數應用來說也許會太貴。

根據半導體顧問機構IBS的預測，40納米和28納米未來將仍然有很大的出貨量，直到20~25納米。

Gary Patton指出，我們還必須探索其他的增值方式，有些人稱之為「more than moore(超越摩爾)」。

例如現在的系統中，三分之一左右的電力被晶片間的通信消耗了，如果可以將晶片封裝的更近，集成包括光電子在內的一些其他的元素，能夠顯著減少功耗，實現性能提升。

另外，在封裝方面和低成本高效益方面，未來都有很多可做為的地方。

「而像FD-SOI這樣的另一種技術，為那些不想為昂貴的7納米技術付費的客戶提供了另一種選擇。

」Gary Patton說。

因為不是所有產品都適用於7納米技術。

從28納米到14納米，設計成本已經增加了2.5~3倍，可以想像的是如果考慮到三重曝光等因素，7納米的成本只會更高。

對於物聯網晶片來說，這就不合適了。

Gary Patton表示，物聯網晶片也許更適合用22納米FD-SOI技術。

另外，從scaling的角度，目前越來越難從縮小技術方面獲得很高的性能提升。

所以人們開始探索另一條道路，比如如何讓他們的產品實現進一步的優化，這也許是用過去的技術或者混合技術。

例如一大部分射頻內容，如果將其放在7納米晶片上，實際上需要負擔7納米的價格，但產品實際上並沒有縮小太多。

因為射頻電晶體很大，不能從縮小中受益。

所以，更經濟的做法也許不是把這對射頻內容整合在7納米技術上，而是用兩個晶片，一個是7納米處理器晶片，一個是應用過去的節點但是專門針對射頻優化的技術製造的晶片，把兩個晶片集成在一個FD-SOI的基板上。

這樣製造成本更低，性能表現也更好。

所以，從兩方面入手，對於那些更注重性能的用有機基板，對那些更注重成本的用矽基板。

IBM兩種手段都有，做為協議的一部分目前也轉移到了格羅方德。

Gary Patton指出，另外一條路就是做3D封裝。

格羅方德的3D封裝已經進入批量生產。

美光就是其中一個客戶。

在與美光的合作中，格羅方德支持了其Hybrid Memory Cube"(HMC)技術，他美光用格羅方德的專用集成電路晶片做了矽通孔，然後將多個DRAM晶片堆疊起來，形成一個非常大的存儲單元。