半導體產業越來越依賴軟體工程師？

版權聲明： 本文由半導體行業觀察翻譯自semiconductor engineering，如需轉載，請與小編聯繫，謝謝。

為了降低電晶體尺寸，提高性能，降低功耗和提供安全，晶片製造商越來越重視軟體建模。

回溯半導體產業軟體建模的演變，可以追溯到上世紀90年代的軟硬體聯合設計，當時的大型晶片製造商和系統公司採取了這種方案。

尤其是隨著客戶對晶片需求的日益增加，這些日益複雜的SoC就必須內置驅動和嵌入式代碼，引致軟體的流行。

而隨著電晶體尺寸的變小，帶來了晶片功耗和熱量的問題，除了大公司，很多小公司也開始將目光投向了半導體產業的軟體建模。

有幾個因素引致了技術「方程」的轉變：

（1）主流的工藝節點已經集中在65nm以下，這就讓漏電電流成為產業關注的首要問題；

（2）越來越多依賴於電池供電的移動設備，讓晶片功耗成為關注重點；

（3）很多晶片採用了異構系統設計，讓其整體的功耗預算比過往更緊張，而新時代的設備需要頻繁的與外界通信，傳輸數據，這無疑加劇了功耗問題。

最初，我們解決問題的方式增加晶片的核心數，但這會引致一個新的問題，那就是對大多數應用來說，究竟多少個核心才是正確的選擇？在很多的應用方案里，即使在現在強調多線程和並行計算的大潮流下，兩個或者四個核心是最優的選擇。

從某個方面看，根據硬體內部「交流」方式的不同，可以引致軟體的改變。

例如可以在一個處理器周期內，通過軟體讓晶片執行更多的工作。

同時它也能有兩個核心，有可能多大八個核心。

尤其當其中的一些工作能夠被解析成不同的操作，這就方案就更有效了。

同時軟體還能提供更高的彈性和可靠性，在設計周期早期階段介入，給設計提供幫助，並在產品上市之前清理掉這些代碼，而不是通過通過後期添加補丁的方式實現。

Cadence的Frank Schirrmeister表示，軟體建模的目的是構造軟體和硬體互相影響的新模式。

例如包含了重組序列，減少緩存的重載。

而這會對功耗造成很大的影響。

軟體建模也會對設計流程產生重要的影響。

軟體的改善能夠影響晶片設計過程中的資源的選擇。

這包括了存儲類型、處理器類型和硬體加速器。

這種模型同樣能夠使得軟體和硬體之間的「交流」變得更加高效。

而根據eSilicon Mike Gianfagna的觀點，當中的關鍵就是系統級別的軟硬體平衡。

「功耗將會是大家持續關注的問題，他們在上面做了很多的分析和改變。

而在關於軟體如何影響硬體上面，也有很多不同的做法和觀點，所以說仿真在最近幾年才變得越來越重要。

」Mike接著說。

Mike認為，這將會是非常有用的。

相比於過去，現在的「消防演習」將會越來越少，尤其是在大型設計裡面，客戶的要求越來越複雜，且他們對於系統的需求也很具體，對於晶圓級別的功耗也有很明確的要求。

這就推動了複雜的軟硬體聯合設計的發展。

對系統的重新思考

在這種軟體潮流背後，是一股轉向更多系統級設計的趨勢，而這種趨勢已經在軟體和硬體領域持續已久。

但在很多例子中，軟硬體的並向進步比兩者的聯合解決更受歡迎。

但物聯網的出現，推動了新的轉變。

在物聯網中，由於大多數情況下資源都是有限的，同時對這些設備來說，cost down的需求是很重要的。

解決這些問題的一個重要方式就是提供系統本身的效率，這樣就可以讓架構師去設計更低成本的微處理器，轉變存儲的混合類型。

Mentor Graphics的Darrell Teegarden表示，這種轉來的不是說有更多更酷、更快的處理器，更重要的是這種方式對行業造成的影響。

現在有越來越多的高級別平台，這些平台通常都包括了計算硬體、傳感器、執行硬體、控制傳感器和執行器的軟體，平台的戰爭也即將點燃。

因此你需要對這些有一個大概的了解，為自己尋找最合適的解決方案。

Cadence的Schirrmeister也認同這種觀點。

他認為這種方式對某些應用來說非常有效。

但對另一部分的應用，這可能就沒那麼強大了。

假設你關注邊緣計算，這就需要一個軟體模型，一個營建模型，或者一個軟硬體結合的模型。

這種軟硬體模型的分析和探索已經存在一段時間了，但直到最近才流行起來的。

「有很多公司已經打造了應用負載模式，利用其去實現應用處理和通信需求」，Synopsys的Pat Sheridan說。

當中包含了相關性、每個任務有不同處理器的處理器周期，還有對不同區域的執行讀或寫的內存訪問等並行任務。

這類工具的一個好處就是它能夠提高抽象層的級別，這些的話在功能測試的時候就不需要針對軟體建模。

當中的關鍵就是能將應用負載需求和resources分離開。

你可以將任務映射到resources上，同時你也可以聯合不同的CPU和加速器。

物聯網和安防

工具供應商表示，最初這些工具只是為移動市場準備，現在他們開始將其推廣到其他市場，當中包括了汽車、物聯網和伺服器應用。

特別是在物聯網領域，由於對安全有很高的需求，所以他們特別關注軟體建模。

現在的軟體涵蓋了高端到低端。

而那些經過驗證的高端軟體開始逐漸「入侵」簡單的設備。

ARM的Bill Neifert說。

在物聯網領域，這主要是安全驅動的。

這些軟體能夠加強對攻擊的防禦。

安全問題是全球IC設計者關注的問題，它能夠影響軟體的每個層級。

例如在一個通信晶片里，包括整個通信棧、IP、I/O、硬體元器件，還有晶片內外的存儲和總線，都會有可能面臨安全威脅。

安全和效率問題來到IoT上面，給開發者帶來的問題更多了。

這就帶來了新一代MCU的設計。

這些MCU能夠應對多樣化設計產品的功能需求和成本壓力。

ARM的Neifert表示，在過去一年，MCU領域的軟體建模需求快速增長。

由於功耗限制，你在設計晶片的時候對PPA有嚴格的需求，另外還要著重考慮安全問題。

當然，關於軟體建模和硬體聯合設計能給設計帶來多大的效率提升這個問題，是沒有明確的答案的。

三星在十幾年曾經做過一個測試，測試結果顯示性能提升了50%。

從三星當時的報告開始，業界正在改變，但基本規則是不變，

而安全是方程式需要平衡的另一個方面。

由於現在逐漸開始流行的智能汽車和健康醫療對安全有更高的需求，安全也逐漸被導進到軟體建模里。

在汽車電子裡，考慮安全的話，晶片的設計有時候會比較冗餘，有時候會導致晶片的集成電路的設計規模大50%。

再過去的話，你可能會做這樣的一個設計。

但是現在，你需要確定你將要用哪一個版本的ASIL（汽車安全集成級別），再將其與性能、成本匹配，然後實現自己的目標。

大數據中心和高性能計算

發展到現在，半導體軟體建模在大數據中心上起的作用也越來越重要。

這主要是由需要在低功耗的情況下處理飛速增長的數據現狀密切相關。

Cadence的Schirrmeister表示，他們正在針對包括大數據在內的某些特別任務做負載優化，而硬體和軟體建模結合的模式很方便解決這個問題。

現在有很多人討論FPGA在大數據中心的應用，因為在那裡，軟體和硬體的聯合設計並不需要預先集成到晶片里。

你可以額外添加一個數據處理算法到硬體架構里。

當然在存儲那邊，也有操作的空間，因為你可以重構存儲架構，改變數據出入的方式，這也可以稱之為軟體建模。

由於可以當做一個定製的加速器平台使用，FPGA近年來在大數據的應用越來越廣泛。

Rambus的Steven Woo說。

FPGA的優勢在於其有足夠大的內存，其符合rack-scale架構。

在大數據中心，需要很多伺服器。

傳統的配置會有CPU、I/O、硬碟和內存，這樣會帶來很大的成本。

但這些伺服器的負載並沒有完美匹配，這樣就會造成低效率的影響。

因此如果能夠完美匹配軟體和硬體，並在兩者之間做外媒的配置，那麼大數據中心的效率就會顯著提高。

這就解析了為什麼谷歌和Facebook這樣的公司都在設計自己的硬體架構。

例如谷歌的TPU，Facebook的Open Compute Project。

總結

軟體和硬體的聯合設計在過去二十多年，一直是產業界關注的重點。

從技術角度看，這種結合能夠帶來更好的性能提升，更低的功率損耗。

但隨之而來也會帶來新的問題，那就是很難去衡量。

在很多的晶片公司，軟體工程師是遠超過硬體工程師的，他們對於通過購買什麼類型的工具去協助改善功耗、性能和成本有重點的關注和見解。

最終的目標是降低時間和功耗。

而最好的效果就是當你從Fab里把硬體拿回來的時候，所有的驅動就已經都內置好了。

所以說，軟體建模，機會來了。

R

eading