引領晶片定製化革命丨SiFive 2018 上海技術研討會圓滿召開

5月17日，由RISC-V和開源硬體的領導者SiFive公司主辦，燦芯半導體和《中國集成電路》雜誌社聯合承辦的SiFive 2018上海技術研討會成功召開。

來自SiFive、Western Digital、MicroSemi、燦芯半導體及中科院計算所在內的專家學者、行業精英齊聚一堂，共同對RISC-V技術發展趨勢、生態系統、應用及原型晶片的快速定製進行了深入地探討。

在行業初期，微處理器大部分都是複雜指令集（CISC），但處理器速度實在不盡如人意，為提高處理器速度，精簡指令集（RISC）應運而生。

而在今天，隨著IoT技術的迅速發展，各領域對微處理器的需求進一步擴大，RISC-V已成為構建包括雲計算、並行計算、MCU、DSP處理器在內的各類微處理器的關鍵技術。

作為由開源RISC-V指令集架構發明者創建的企業，SiFive推出了經過矽晶片驗證RISC-V Core IP，並已成為RISC-V內核的實際領導者，其內核也已在Western Digital，Microsemi等公司的產品得到了應用。

作為本次大會的協辦方之一，燦芯半導體CEO徐滔做了開場致辭並主持了本次大會，他在會議開幕時表示：「RISC-V技術在全世界蓬勃發展，相信中國將成為RISC-V生態繁榮的最大受益者。

」

燦芯半導體CEO徐滔

Sifive首席架構師Krste Asanovic博士在其主題演講中向與會嘉賓詳細地介紹了RISC-V的發展歷程和全球的生態環境，介紹稱：「ISA是計算機系統中最重要的交互接口，RISC-V作為開源指令集，以其操作簡便、沒有歷史包袱、模塊性強、穩定性強等優勢迅速被業界認可。

Benchmark證明，RISC-V在性能功耗比上具有優勢。

」

Sifive首席架構師Krste Asanovic博士

作為SiFive的重要合作夥伴之一，Western Digital首席技術官Martin Fink則從RISC-V技術在大數據時代的具體應用角度向大家展現了RISC-V的強大功能，他表示：「當大數據和快數據更加緊密地結合，通用計算架構疲態漸現，多樣化的工作負載需要多樣化的技術和架構支持，此時RISC-V滿足大數據和快數據應用的需求，因此Western Digital將以每年10億到20億顆核的潛能來推動RISC-V，逐步完成全線產品向RISC-V定製架構的轉變。

」

Western Digital首席技術官Martin Fink

在SiFive初創時期，公司便想通過「調研——評估——購買」的模式，讓工程師獲得Coreplex IP訪問許可變得易如反掌。

Sifive公司CEO Naveed Sherwani博士表示：「SiFive是由RISC-V發明者創立，並由行業資深人士組成的團隊領導，提供基於RISC-V指令集架構的可迅速上市的處理器內核IP的領先供應，我們不僅是RISC-V領域的先鋒，也是半導體行業上雲的先驅。

無論是出於CPU獨立自主及可控的考慮，還是為了實現大幅提高設計效率的目標，中國一定會在RISC-V的未來占一席之地。

目前，國內已有超過260家機構在評估RISC-V架構。

」

Sifive CEO Naveed Sherwani博士

同樣作為公司的重要合作夥伴之一，MicroSemi系統架構和嵌入式方案負責人Venki Narayanan在「用於低功耗計算和邊緣神經網絡的可編程邏輯」的主題演講中指出：「萬物互聯被稱為下一次工業革命，巨大的變化則意味著巨大的FPGA市場機會。

Microsemi的PolarFire FPGA，非常適合於低功耗、低成本的應用，與RISC-V架構相結合可被應用於嵌入式和邊緣計算，實現實時快速目標檢測」。

MicroSemi系統架構和嵌入式方案負責人Venki Narayanan

中科院計算所先進計算機系統研究中心主任包雲崗博士在會議中提到雲計算平台往往以低效率手段來保障用戶體驗，傳統馮諾依曼結構中，內存、I/O等硬體在共享環境下處於無序共享狀態，不能有效地區分與隔離應用，這對雲計算等新興產業帶來了難題——提高資源利用率與保障用戶體驗不可兼得。

他提出了在經典馮諾依曼結構基於地址訪問數據的基礎上，增加一套標籤機制，也就是標籤化馮諾依曼體系結構LvNA（Labeled von Neumann Architecture），提高體系結構的控制能力，降低計算機系統內的競爭干擾，通過軟體定義體系結構來設計與實現,標籤化RISC-V晶片。

中科院計算所先進計算機系統研究中心主任包雲崗博士

在2016年底開始，SiFive推出了基於RISC-V的Freedom SoC平台，極大地降低了研發定製原型晶片的門檻，並重新詮釋了晶片定製化產業。

Sifive公司產品和業務拓展副總裁Jack Kang在「基於RISC-V的晶片定製化革命」的演講中則表示：「RISC-V共享軟體生態系統，同時支持在此基礎上進行硬體的差異化創新，從而顯著地加速設計周期。

近期的一個實例是，在同一個模板的基礎上，一天之內成功Tape-out了四款晶片，這樣的效率令人驚嘆。

」

Sifive產品和業務拓展副總裁Jack Kang

Sifive的營運副總裁Shafy Eltoukhy 介紹了其DesignShare 項目，Sifive致力於為產品原型設計降低85%的成本，包括通過和眾多第三方IP夥伴合作提供在原型設計期間免費的IP，共享光罩版（Mask）和MPW費用以及通過前期定義好的平台和自動IP模塊的拼接來降低ASIC的物理層成本低於25%。

目前DesignShare生態系統裡面已經可以免費提供的IP有：RISC-V處理器，Controllers: USB 3.1, NVMe, 10G Ethernet, PCIe, DDR3,4，High Speed SERDES PHY’s: PCIe3,4，Embedded FPGA，NVM, OTP ，Functional safety IP等。

Sifive運營副總裁Shafy Elthouky博士

Sifive首席架構師Krste Asanovic博士還從當前火爆的人工智慧技術切入，透徹地分析了RISC-V與人工智慧之間的關聯，他指出：「在AI領域，RISC-V同樣也能夠幫助工程師快人一步。

工程師僅需通過在所有內核上使用一個簡單的基礎ISA簡化軟體，再通過RISC-V進行自定義擴展，便可快速推進工作進度。

另外，RISC-V的設計初衷便是定製加速器的基礎」。

Sifive首席架構師Krste Asanovic博士

本次大會與會企業數超過150家，嘉賓人數超出預期，可見如Linux一樣開放的RISC-V，高效低能耗，沒有專利或許可證方面的顧慮，而且容許企業添加自有指令集拓展而不必開放共享，根據自己的特定需求優化內核設計等諸多優點，吸引了無數業界人士的關注，RISC-V的時代已經開啟。

（轉載自CIC集成電路）