晶片反向技術連載篇一：微型晶片的逆向工程是怎麼操作和實現的？

有製造就對應著拆解，這是刻苦好學的人們為了獲取知識所進行的最暴力也是最直接的方法。

在中國，像國防科大就是玩這個的行家裡手，還有5X所、7xx所、國x等等企業，成果就是各種「自主智慧財產權」 「替代進口」 「國產」晶片「中國芯」。

那麼，這些微型晶片的逆向工程（reverse engineering）是怎麼操作和實現的？

現在，我就來為大家講解，今天先跟大家講個大概，接著我們會連續就這個晶片的反向技術分篇細說，歡迎關注我們研究室頭條號，謝謝！

好，廢話少說，直接來乾貨！

拆解

首先把要拆解的晶片放置在裝了濃硫酸的容器里，容器需要蓋住，但不能嚴實，這樣裡面的氣體才能漫溢出來。

把容器里的濃硫酸加熱到沸騰（大約 300 攝氏度），在瓶底的周圍鋪上蘇打粉——用來預防意外飛濺出來的硫酸液和冒出來的硫酸氣體：

大約 30 到 40 分鐘以後，晶片外層的保護膠塑料層就會「碳化」：

待酸液冷卻以後，可以把裡面哪些已經足夠「碳化」的部分挑出來，其它繼續進行硫酸浴，外層較厚的晶片可能需要兩到三輪硫酸浴：

如果晶片外層那些焦炭不能機械地去除，那麼就把它們投進濃硝酸液裡面加熱到沸騰（溫度大約是 110 到 120 度）：

這就是最後的樣子：

照相

在顯微圖像自動採集平台上逐層對晶片樣品進行顯微圖像採集。

與測量三維實體或曲面的逆向設計不同，測量集成電路晶片純屬表面文章：放好晶片位置、對對焦、選好放大倍數，使晶片表面在鏡頭中和顯示器上清晰可見後，按下拍照按鈕便可完成一幅顯微圖像的採集。

取決於電路的規模和放大倍數，一層電路可能需要在拍攝多幅圖像後進行拼湊，多層電路需要在拼湊後對準，有顯微圖像自動拼湊軟體用於進行拼湊和對準操作。

隨便估算一下：該顯微圖像自動採集平台的放大倍數為1000倍，可將0.1um線條的放大至0.1mm的寬度。

這意味著它已足以對付目前採用最先進工藝製作的0.09um集成電路晶片。

提圖

集成電路由多層組成,每層用光刻工藝由光掩膜加以確定。

製造集成電路時用的掩膜上的幾何圖形就是版圖，版圖是集成電路對應的物理層。

現在提圖工作已經可以由電腦全部完成了。

主流的電路原理圖分析系統已經具有多層顯微圖像瀏覽、電路單元符號設計、電路原理圖自動和交互式分析提取以及電路原理圖編輯等強大功能，版圖分析系統則可完成多層版圖輪廓自動提取、全功能版圖編輯、嵌入軟體代碼自動識別、提取、校驗以及設計規則的統計和提取。

提取、整理電路

數字電路需要歸併同類圖形，例如與非門、或非門、觸發器等，同樣的圖形不要分析多次。

提出的電路用電路繪製軟體繪出（ViewWork、Laker、Cadence等），按照易於理解的電路布置，使其他人員也能看出你提取電路的功能，提取電路的速度完全由提圖人員經驗水平確定。

注意，軟體是按照版圖的位置把各組件連接起來，如果不整理電路是看不出各模塊的連接及功能的，所以完全靠軟體是不能完成電路功能塊劃分和分析。

分析電路

提取出的電路整理成電路圖，並輸入幾何參數（MOS為寬長比）。

通過你的分析，電路功能明確，電路連接無誤。

仿真驗證，電路調整

對電路進行功能仿真驗證。

模擬電路一般採用Hspice、Cadence等工具，小規模數字電路採用Cadence,Hsim等工具。

根據新的工藝調整電路，－調整後進行驗證。

版圖繪製驗證及後仿真

對輸入的電路原理圖進行瀏覽、查詢、編輯、調試與仿真。

分析電路原理，調節電路參數，並在一定的激勵輸入下觀測輸出波形，以驗證設計的邏輯正確性。

要對提取的網表作仿真驗證，並與前仿結果對比，－版圖導出GDS文件，Tape out（將設計數據轉交給製造方）。