ASML、IMEC聯合研發第二代EUV光刻機:3nm工藝救星

文章推薦指數: 80 %
投票人數:10人

隨著三星宣布7nm EUV工藝的量產,2018年EUV光刻工藝終於商業化了,這是EUV工藝研發三十年來的一個里程碑。

不過EUV工藝要想大規模量產還有很多技術挑戰,目前的光源功率以及晶圓產能輸出還沒有達到理想狀態,EUV工藝還有很長的路要走。

在現有的EUV之外,ASML與IMEC比利時微電子中心還達成了新的合作協議,雙方將共同研發新一代EUV光刻機,NA數值孔徑從現有的0.33提高到0.5,可以進一步提升光刻工藝的微縮水平,製造出更小的電晶體。



NA數值孔徑對光刻機有什麼意義?決定光刻機解析度的公式如下:

光刻機解析度=k1*λ/NA

k1是常數,不同的光刻機k1不同,λ指的是光源波長,NA是物鏡的數值孔徑,所以光刻機的解析度就取決於光源波長及物鏡的數值孔徑,波長越短越好,NA越大越好,這樣光刻機解析度就越高,製程工藝越先進。

現在的EUV光刻機使用的是波長13.5nm的極紫外光,而普通的DUV光刻機使用的是193nm的深紫外光,所以升級到EUV光刻機可以大幅提升半導體工藝水平,實現7nm及以下工藝。

但是改變波長之後再進一步提升EUV光刻機的解析度就要從NA指標上下手了,目前的光刻機使用的還是NA=0.33的物鏡系統,下一代的目標就是NA=0.5及以上的光學系統了。

如今ASML與IMEC合作的就是高NA的EUV工藝了,雙方將成立一個聯合實驗室,在EXE:5000型光刻機上使用NA=0.55的光學系統,更高的NA有助於將EVU光源投射到更廣闊的晶圓上從而提高半導體工藝解析度,減少電晶體尺寸。

如今這項研究才剛剛開始,所以新一代EUV光刻工藝問世時間還早,此前ASML投資20億美元入股蔡司公司,目標就是合作研發NA=0.5的物鏡系統。

之前公布的量產時間是2024年,這個時間點上半導體公司的製程工藝應該可以到3nm節點了。


請為這篇文章評分?


相關文章 

半導體業的明珠——光刻機

在中國與美國的貿易衝突中,半導體領域是其中的一個重點,它是《中國製造2025》路線圖中第一個要解決的高科技領域,也是中國製造業目前的薄弱之處,在半導體設計、製造到封裝三個環節中,半導體製造是國...

這才是半導體行業的印鈔機

1965年,戈登·摩爾提出摩爾定律。當價格不變時,集成電路上可容納的元器件的數目,約每隔18-24個月便會增加一倍,性能也將提升一倍。這個不斷觸碰半導體工藝極限的定律,也經常伴隨著「死亡」和「新...

Intel宣布10nm進展:真拼了

三星宣布7LPP工藝進入量產,並表示基於EUV光刻技術的7LPP工藝對比現有的10nm FinFET工藝,可以提高20%性能、降低50%功耗、提升40%面積能效。三星電子的代工銷售和營銷團隊執行...

半導體工藝節點是如何演進的|智慧產品圈

01 摩爾定律下的工藝節點的形成 1958年,美國德州儀器公司的工程師傑克•基爾比製成了世界上第一片集成電路,1962年,德州儀器公司建成世界上第一條商業化集成電路生產線。此後,在市場需求的驅動...

收藏!全球知名廠商納米製程技術最新進展

來源:芯師爺前段時間,晶圓代工龍頭台積電,在南京設置的12英寸廠,因為試產良率良好,將準備提前半年在2018年5月量產。據報導,台積電當時斥資30億美元,在南京廠以16納米製程導入試產之後,原本...

一文看懂光刻機

來源:內容來自「華創證券」,謝謝。半導體晶片生產主要分為 IC 設計、 IC 製造、 IC 封測三大環節。 IC 設計主要根據晶片的設計目的進行邏輯設計和規則制定,並根據設計圖製作掩模以供後續光...