最燒錢的技術戰!全球衝刺3nm晶片,100億美元起

文章推薦指數: 80 %
投票人數:10人

最近,台積電終於公開承認了自己的3nm計劃。

最終,半導體製造業這場決定未來製程走向的關鍵一役——3nm技術之戰還是來了。

3nm成為競爭關鍵點

三星的5nm工藝將作為其7nm LPP的改良面向市場推出,而3nm工藝才被三星視為是能夠超越台積電的關鍵節點,在該節點中,三星將採用GAA MCFET(多橋通道FET)工藝。

為什麼三星會將賭注押在3nm節點上?

從三星和台積電在過去三年的競爭中看,當年三星將其代工業務獨立出來之時,也正值先進工藝即將進入10nm工藝階段。

彼時,兩者均推出了10nm工藝的產品。

但當年三星10nm大客戶僅有高通,不敵台積電。

此後三星又在10nm上推出三種不同的改進工藝,以試圖搶奪更多的訂單。

而台積電則在推出10nm以後,轉向了更具優勢的7nm工藝。

7nm對於半導體製造工藝來說是非常重要的里程碑。

2018年台積電宣布其7nm開始量產,三星則是選擇在7nm上使用EUV。

同年,三星7nm EUV也宣布了量產計劃,但因其7nm EUV工藝技術不夠成熟,因而未能得到市場的認可。

在此期間,華為海思、高通、英特爾和聯發科等企業紛紛投入到台積電的懷抱。

三星錯失了搶奪7nm訂單的最佳時期。

但根據市場情況來看,7nm在如今的市場中仍然保持著活力,三星7nm EUV技術也在去年得到了改善。

於是,三星憑藉低價搶奪了原在台積電手中的英偉達的訂單。

此外,三星還從台積電手中搶走了IBM Power系列處理器的訂單。

但這並不足以支撐三星在7nm上超越台積電。

所以,三星只能放眼下一代先進位程。

雙雄劍指3nm

三星已成功研發出首個基於GAAFET的3nm製程,預計2022年開啟量產。

與7nm工藝相比,3nm工藝可將核心面積減少45%,功耗降低50%,性能提升35%。

按照三星的研發路線圖,在6nm LPP之後,還有5nm LPE、4nm LPE兩個節點,隨後進入3nm節點,分為GAE(GAA Early)以及GAP(GAA Plus)兩代。

去年5月,三星的3nm GAE設計套件0.1版本已經就緒,以幫助客戶儘早啟動3nm設計。

三星預計該技術將在下一代手機、網絡、自動駕駛、人工智慧及物聯網等設備中使用。

以2022年量產為目標的台積電,也在按計劃推進3nm研發。

台積電相關人士表示,台積電在3nm節點技術開發進展順利,已經與早期客戶進行接觸。

台積電投資6000億新台幣(約合1380億元)的3nm寶山廠也於去年通過了用地申請,預計2020年動工,2022年量產。

台積電在7nm節點取得了絕對優勢,在5nm也進展順利,獲得了蘋果A14等訂單。

但三星並沒有放鬆追趕的腳步,計劃到2030年前在半導體業務投資1160億美元(約合8000億元),以增強在非內存晶片市場的實力。

台積電創始人張忠謀日前對媒體表示,台積電與三星的戰爭還沒有結束,台積電只是贏得了一兩場戰役,可整個戰爭還沒有贏,目前台積電暫時占優。

世界上最燒錢長跑:晶片製程進階之路

什麼是晶片製程?製程用來描述晶片電晶體柵極寬度的大小,納米數字越小,說明電晶體密度越大,晶片性能就越高。

例如,台積電7nm晶片的典型代表蘋果A13、高通驍龍865和華為麒麟990,每平方毫米約有1億個電晶體。

隨後台積電5nm、3nm晶片進一步將每平方毫米的電晶體數量進一步提升至1.713億個、2.5億個。

台積電製程工藝節點路線圖

伴隨著製程的進化,5nm比7nm晶片性能提升15%,功耗降低30%;3nm又比5nm晶片性能提升10-15%,功耗降低25-30%。

由於各家對製程工藝的命名法則不同,相同納米製程下,並不能對各廠商的製程技術進展做直觀比較。

比如英特爾10nm的電晶體密度與台積電7nm、三星7nm的電晶體密度相當。

全球先進位程技術對比

從製程最新進展來看,一邊是台積電三星在5nm/3nm等先進位程上你追我趕,另一邊英特爾則韜光養晦循序漸進地走向7nm。

5nm方面,台積電已經拿到蘋果和華為的旗艦手機晶片訂單,下半年開啟量產,有望在其2020年營收占比達10%。

三星在5nm製程則相對落後,目前正加速韓國華城5nm生產工廠V1的建設,預計6月底前完成生產線建設,今年年底前實現量產。

據外媒報導,三星與谷歌正合作開發採用三星5nm LPE工藝的定製Exynos晶片組,將搭載於谷歌的Pixel智慧型手機、Chrome OS設備甚至數據中心伺服器中。

3nm方面,台積電3nm製程預計2021年開始試生產,並於2022年下半年開始量產。

三星原計劃2021年大規模量產3nm工藝,但受當前疫情影響,不確定量產時間是否會推遲。

為什麼挺進先進位程的玩家屈指可數呢?主要源於兩大門檻:資本和技術。

製程工藝的研發和生產成本逐代上漲。

根據相關數據,3nm晶片的設計費用約達5-15億美元,興建一條3nm產線的成本約為150-200億美元。

兩年前台積電為3nm工藝計劃投資6000億新台幣,摺合近200億美元。

單是從資金數目來看,很多中小型晶圓廠就玩不起。

不同工藝下的典型晶片流片成本圖,28nm後成本開始迅速上升

更高的研發和生產成本,對應的是更難的技術挑戰。

每當製程工藝逼近物理極限,電晶體結構、光刻、沉積、刻蝕、檢測、封裝等技術的創新與協同配合,對晶片性能天花板的突破起到決定性作用。


請為這篇文章評分?


相關文章 

三星連吃大單,台積電有必要慌張嗎?

集微網消息,三星近日頻獲喜訊,頗有後來者居上的態勢。先是以更低的價格拿下了英偉達的首款7nm產品,也就是下一代GPU(Ampere(安培),將於明年推出)。隨後又因去年與高通拓展了戰略夥伴關係,...