終於！台積電啟動2nm工藝研發，三星慘敗

2020-09-19

文章推薦指數： 80 %

投票人數：10人

9月18日，據外媒報導，台積電已經正式宣布啟動2nm工藝的研發，並將在位於台灣新竹的南方科技園建立2nm工廠。

按照台積電的說法，2nm工藝預計需要研發4年時間，最快要到2024年才能夠進入批量生產。

而在2024年之前，5nm和3nm工藝將會成為過渡產品，同時台積電還表示，他們正在為5nm工藝量產做準備，預計將於2020年開始批量投產，有消息稱蘋果將成為台積電5nm工藝的首批客戶。

對於3nm，台積電則表示將於2022年批量投產。

這樣一來，台積電便成為了世界上第一家宣布啟動2nm工藝研發的公司。

與此同時，另一廂三星，其基於EUV（極紫外光刻）技術的7nm LPP工藝才剛剛批量生產，前一陣還爆出了工藝良率差導致客戶的5G晶片全部報廢，儘管三星及時出來闢謠了，不過好景不長。

隨後三星在8月發布的新旗艦Note10，其搭載使用了7nm工藝的Exynos 9825又被網友扒出能效比還不如自家上一代使用8nm工藝的Exynos 9820。

在台積電和三星的較量中，從7nm開始，台積電似乎就已經將最大的對手三星遠遠拋在身後了。

儘管台積電有著「摩爾定律的完美執行者」之稱，不過，4年後批量投產2nm工藝還是著實讓編者有些驚訝，畢竟摩爾定律的提出者英特爾，還在10nm工藝中苦苦掙扎，直到最近才有採用10nm工藝的產品上市。

其實早在製程工藝走到10nm時，有關半導體工藝已達物理極限的說法就開始在業內被廣泛提及。

其中僅量子隧穿效應和寄生電容問題就難以解決，前者是當電晶體尺寸縮小到原子級別後，電子可能會隨意穿過壁壘導致漏電，從而使得晶片功耗增加；後者則是在線路過密過細的情況下，出現寄生電容干擾的問題，導致功耗增加。

這種說法在7nm製程誕生時更是普遍，畢竟就連英特爾都在這上面栽了跟頭，英偉達CEO黃仁勛更是公開表示摩爾定律已失效。

那麼台積電真的有這樣的能力，能夠將摩爾定律「死守到底」嗎？事實上，單純從製程工藝的先進性來看，英特爾的10nm甚至還要比台積電7nm要強。

英特爾10nm製程電晶體密度達到了100.8MTr/mm²，而台積電7nm製程電晶體密度僅為96.5MTr/mm²。

顯然，台積電與英特爾用來命名製程工藝的標準並不相同。

在9月18日開幕的科技創新論壇會議上，台積電研發負責人、技術研究副總經理黃漢森表示摩爾定律還會繼續存在，隨著電晶體密度更好，成本效益也會更高，受益的不只是邏輯晶片，內存、快閃記憶體晶片也會從摩爾定律中受益。

有趣的是，接著黃漢森還提到：「現在描述工藝水平的XXnm說法已經不科學了，因為它與電晶體柵極已經不是絕對相關了，製程節點已經變成了一種營銷遊戲，與科技本身的特性沒什麼關係了。

」

由於現在的柵極寬度定義無法準確描述7nm、5nm這樣的半導體工藝核心，黃漢森建議採用新的指標來衡量半導體工藝的進展，未來工藝可以微縮到0.1nm級別，相當於氫原子大小，現在的製程定義不能再反應真正的科技水平了，氫原子級別的微縮才是創新，而且很多創新都是不可預見的。

雖然台積電在製程工藝命名上耍了一點「小心思」，不過從市場表現來看，各大廠商以及消費者普遍都對台積電代工的晶片表示滿意。

但要想延續摩爾定律，保持住自己的市場優勢，台積電除了死磕製程工藝外，還需要從新材料、封裝技術等方面入手。

比如石墨烯等新型複合半導體材料，美國勞倫斯伯克利國家實驗室此前就成功用納米碳管製成了1nm電晶體；封裝技術方面，目前台積電已經推出的CoWoS、bumping、InFO等後端3D封裝產品和前道3D封裝工藝SOIC和全新的多晶圓堆疊等多種封裝方式，也將會是未來晶片製造的新方向。

請為這篇文章評分？

2020-08-30

「研報」摩爾定律步入極限看先進位程的三大玩家競技

根據摩爾定律，集成電路不斷向更細微尺寸發展，先進位程是集成電路製造中最為頂尖的若干節點，目前主要為16/14nm及以下節點。先進位程是性能導向型需求的首選，主要應用於個人電腦及伺服器CPU、智...

終於！台積電啟動2nm工藝研發，三星慘敗

文章推薦指數： 80 %

請為這篇文章評分？

相關文章

最新文章

相關網站資訊

華為被禁原因

無邊無際意思

華為 工廠

相關文章　

華為工廠