台積電N7+工藝節點明年量產
文章推薦指數: 80 %
台積電宣布投片採用部分極紫外光刻技術的首款N7+工藝節點晶片,並將於明年4月開始風險試產採用完整EUV的5nm工藝。
台積電(TSMC)宣布投片採用部分極紫外光刻(EUV)技術的首款N7+工藝節點晶片,並將於明年4月開始風險試產(risk production)採用完整EUV的5nm工藝。
根據台積電更新的數據顯示,其先進工藝節點持續在面積和功率方面提升,但晶片速度無法再以其歷史速度推進。
為了彌補這一點,台積電更新其開發中用於加速晶片間互連的六種封裝技術。
此外,台積電與Cadence等4家業界夥伴合作,共同支持後段晶片設計的在線服務。
支持者表示,基於雲端的服務將縮短時間並擴大晶片設計工具的範圍,有助於拓展正面臨摩爾定律(Moore’s Law)放緩的半導體產業。
然而,他們也指出,雲端設計仍處於需要設定和優化自定義平台的早期階段。
在工藝技術方面,台積電宣布以N7+工藝節點投片客戶晶片,該工藝節點採用可處理4層掩膜的EUV。
而其N5 EUV則可提高到處理多達14層掩膜,並將在明年4月準備好進行風險試產。
通過EUV技術可望減少先進設計所需的掩膜數,從而降低成本。
而其競爭對手三星(Samsung)也加速在7nm節點上採用EUV。
此外,根據分析師表示,英特爾預計短期內還不會使用EUV,而Globalfoundries則已在今年8月宣布暫緩7nm和EUV的研發投入。
台積電錶示,根據採用Arm A72核心的測試,N5晶片將帶來14.7%~17.7%的速度提升,以及縮減1.8%~1.86%的占位面積。
N7+工藝節點則可降低6%~12%的功率和以及提升20%的密度。
然而,台積電並未提到N7+的速度可提升多少。
目前,基於N5技術節點的晶片設計已經啟用,不過,大多數EDA工具至少要到今年11月後才能達到0.9版本的可用性。
台積電的許多基礎IP模塊已經為N5準備就緒,但包括PCIe Gen 4和USB 3.1等部分規格可能要到明年6月才能到位。
N7+技術節點採用更緊密的金屬線距,並包含一個有助於降低動態功率的單鰭庫。
明年4月還將推出汽車設計版本。
台積電研究發展/設計兼技術平台副總經理侯永清表示,N7+提供了「與N7幾乎相同的模擬性能」。
台積電錶示,N7的電晶體密度比代工廠的40nm節點更高16.8倍。
遺憾的是,更先進工藝帶來的成本也在水漲船高。
據消息來源之一指出,N5設計的總成本包括人工和IP授權費用約高達2億至2.5億美元,較目前7nm晶片所需要的1.5億美元更大幅上漲。
平面工藝與封裝技術布局
此外,台積電提供兩種平面22nm工藝。
其目標在於與Globalfoundries和三星的FD-SOI工藝競爭。
Globalfoundries於上個月底宣布其22nm FD-SOI的設計訂單超過50項。
預計在今年年底之前,工程師就能採用台積電的22ULP和ULL工藝展開設計,這些工藝通常採用28nm設計規則,並支持0.8到0.9V。
但部分可用於22nm節點的IP預計要到明年6月後才能到位,包括PCIe Gen 4、DDR4、LPDDR4、HDMI 2.1和USB 3.1區塊等。
專用於高效能的22nm ULP版本速度提升高達10%,功耗降低20%,且比28 HPC+版本更低10%。
ULL版本的目標在於為藍牙晶片等設計提供最低功耗。
預計到明年4月將會有一個支持1.05~0.54V電壓的版本就緒,並為模擬電路實現優化。
針對封裝技術,候永清更新了台積電的晶圓級扇出(Fan-Out)技術,特別是用於互連智慧型手機應用處理器和內存的 2項整合扇出型(InFO)技術。
整合扇出型封裝——InFO-on-Substrate是一種晶片優先工藝,在SoC和40nm SoC I/O間距之間採用2微米互連。
65mm2晶片目前已可量產。
InFO-Memory-on-Substrate則將在年底前投入量產,用於在完整的830mm2中間掩膜上連結邏輯和典型的HBM內存。
台積電CoWoS的2.5D工藝則將在使用180~150微米的C4凸點間距縮小,預計在今年年底前達到130微米間距。
台積電還將在明年4月將1.5倍中間掩膜擴展到使用2倍中間掩膜,以支持大型GPU和一些網絡ASIC等設計。
而另一類型的整合晶片系統(System-on-Integrated-Chips;SoIC)則將在明年5月之前取得EDA的支持和代工認證。
該設計途徑是通過矽穿孔(TUV)連接間距小於10微米的凸塊,用於連結彼此堆棧的一個或兩個晶片。
侯永清說:「這是提升性能和內存帶寬的另一種方式。
」
詳解7nm工藝,三星,台積電,英特爾,格羅方德真不容易
晶圓代工巨頭企業三星、台積電和GF(格芯),在半導體工藝的發展上越來越迅猛,10nm製程才剛剛應用一年半,7nm製程便已經好似近在眼前。在業界盛行的摩爾定律將死的論調下,如此猛烈的突擊7nm製程...
宣布10nm量產,三星闢謠驍龍830轉單?
台積電和三星電子的製程大戰打得如火如荼,據傳台積電7nm製程有望提前在明年底量產,遠遠超前對手。三星電子不甘示弱,宣布10nm製程已經率先進入量產,領先同業。ZDNet、路透社報導,三星17日發...
iPhone 8可用上?台積電7nm工藝進展迅速
不知道晶片工藝要發展到什麼時候才會進入一個漫長瓶頸期。iPhone 7 所搭載的 A10 處理器仍採用的是舊工藝,也就是台積電的 16nm 製程——如果三星電子也有份,那就是 14nm 製程。現...
曝台積電7nm工藝最早4月試產 iPhone8嘗鮮?
據外媒報導,近日台積電在一次內部會議上重新梳理了自家路線圖,而線路圖顯示,10nm工藝將在年底前進入量產,更先進的7nm工藝則最早在2017年4月進行試產。據稱,10nm工藝下的晶片面積將比目前...
三星台積電相爭,難道敗得是英特爾?
對於日前韓媒指出,韓國科技大廠三星電子不滿晶圓代工龍頭台積電靠著「扇出型晶圓級封裝」(Fan-Out Wafer Level Packaging,FOWLP)的先進技術,搶走蘋果處理器的全數訂單...
台積電將邁進5nm時代,遙遙領先同行
根據市場消息,台積電預定在明年第1季進行5奈米製程風險性試產,將是全球第一家導入5奈米製程試產的晶圓代工廠,而依據台積電的時程,將有望在明年底或2020年初進行量產,再度領先全球。
前進5納米:台積電最新技術藍圖全覽
持續同時朝多面向快速進展的晶圓代工大廠台積電(TSMC),於美國矽谷舉行的年度技術研討會上宣布其7納米製程進入量產,並將有一個採用極紫外光微影( EUV)的版本於明年初量產;此物該公司也透露了5...
美晶片巨頭陷衰落徵兆 中國這家晶片巨頭開始發威
來自台灣產業鏈的消息稱,台積電7nm FinFET工藝贏摘得了多家中國AI晶片企業的訂單,比如華為海思、寒武紀科技。麒麟980將升級為最新7nm工藝,仍然交給台積電代工。雖然此前有消息稱,三星、...
台積電公布最新技術藍圖:5nm明年試產 2nm以下工藝取得進展
來源:EETIMES,東方IC最近在美國加州聖克拉拉舉辦的第24屆年度技術研討會上,台積電在場公布了一份最新的技術藍圖。台積電是全球第一大晶圓代工廠商,所以,台積電規劃的這份技術發展藍圖,顯然也...
10nm之後怎麼走?三星台積電給出了答案|半導體行業觀察
來源:半導體行業觀察翻譯自anandtech,作者Anton Shilov,謝謝。2017年3月,三星和台積電分別就其半導體製程工藝的現狀和未來發展情況發布了幾份非常重要的公告。三星表示,該公司...
三星:明年推5/4nm EUV工藝,2020年上馬3nm GAA工藝
隨著Globalfoundries以及聯電退出先進半導體工藝研發、投資,全球有能力研發7nm及以下工藝的半導體公司就只剩下英特爾、台積電及三星了,不過英特爾可以排除在代工廠之外,其他無晶圓公司...
台積電明年4月份試產5nm EUV工藝:投資250億美元,設計費也大漲 ……
隨著聯電及GF相繼宣布停止14nm及7nm以下工藝的研發、投資,全球能夠研發、投資7nm及以下工藝的半導體公司就剩下台積電、三星及英特爾了,其中英特爾的進度最慢,10nm工藝明年才能量產,台積電...
真正領先驍龍845一代!華為麒麟980史上最強工藝解密
2018年,半導體工藝正式跨入7nm時代,台積電、格羅方德、三星等都宣稱要量產7nm工藝晶片。其中,台積電可能最早完成這一創舉,據稱其已經獲得50多家客戶訂單,包括華為、NV、賽靈思、AMD等這...